設計輸入和規劃資源中心
設計輸入和規劃支援中心提供資源來規劃FPGA設計結構,以及可以提高設計品質的 HDL 編碼樣式。
介紹
Intel® FPGA提供了有關規劃和構建設計的指南,以及有關管理設計亞穩態的詳細資訊,以及可能對設計結果品質產生重大影響的HDL編碼樣式。
您還可以參考 Intel® Quartus® Prime 設計軟體 ,快速瞭解 設計輸入和規劃。
表 1.文檔
標準版 | 描述 |
|
---|---|---|
Intel® Quartus® Prime 套裝軟體括 Platform Designer 系統整合工具。Platform Designer 簡化了定義自訂 IP 元件(IP 核)並將其整合到FPGA設計中的任務。 | ||
Platform Designer 互連是一種高頻寬結構,可讓您將 IP 元件連線到具有各種介面的其他 IP 元件。 |
||
您可以使用 Intel® Quartus® Prime 軟體分析由於非同步信號同步引起的亞穩態而導致的平均平均故障間隔時間 (MTBF),並優化設計以提高亞穩態 MTBF。 |
||
本章提供硬體描述語言 (HDL) 編碼風格建議,以確保在面向Intel FPGA設備時獲得最佳合成結果。 |
||
本使用者指南描述了使用小型架構構建塊和分配來指定特定硬體實現的低級 HDL 設計技術。 |
||
本節介紹一些基本設計技術,這些技術可確保針對Intel FPGA器件的設計獲得最佳合成結果,同時避免導致不可靠性和不穩定的常見原因。 | ||
在FPGA設計中,非同步信號的同步會導致亞穩態。您可以使用 Intel® Quartus® Prime 軟體來分析由於亞穩態引起的平均故障間隔時間 (MTBF)。高亞穩態 MTBF 表明設計更穩健。 |
||
本使用者指南討論可用於優化適應性邏輯模組 (ALM) 設計模組的手工製作技術。本文檔包含一系列電路建構模組和相關討論,每個部分都包含可用於測試和更好地瞭解更複雜優化推導的示例設計檔案清單。 |
表 2.訓練與示範
標題 |
描述 |
---|---|
Beginner Intel® FPGA Designer (需要登錄才能訪問 learning.intel.com) (7 線上課程) |
該學習計劃旨在讓具有電子,電腦體系結構或相關領域背景的個人熟悉FPGAs的基礎知識,涵蓋他們的歷史,結構,在電子行業中的重要性,並使他們能夠進行最初的FPGA設計。 375分鐘課程 |
使用 Intel® Quartus® Prime Standard Edition 軟體:簡介 (線上課程) |
在本入門培訓中,您將熟悉便於使用的 Intel® Quartus® Prime Standard Edition 軟體設計環境的基礎知識。您將瞭解基本FPGA設計流程中涉及的步驟,以及如何在流程中使用軟體,從設計輸入到設備程式設計,所有這些都在一個工具中完成。 80分鐘課程 |
(線上課程) (講師指導課程) |
本課程將概述 Verilog 硬體描述語言 (HDL) 及其在可程式化邏輯設計中的應用。
|
(講師指導課程) |
這個講師指導的課程在虛擬教室中授課,為期 2 天半。要執行實驗室練習,您將連接到由 Intel FPGA Training 提供的遠端電腦,並預先配置了所有必要的工具。課程期間將提供連接到遠端系統所需的資訊。 2天半天的教學 |
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。