I/O 管理和板卡開發支援中心
用於早期 I/O 規劃和簽核的文檔、培訓和工具
Intel® Quartus® Prime 軟體具有用於早期 I/O 規劃和簽核的 I/O 管理工具。
在規劃 I/O 引腳時,請為 PCB 集成準備Intel FPGA設計。
- 在 Quartus Prime 軟體中創建「電路板感知型」電路板追蹤模型,以獲取 I/O 訊號完整性指標,或生成 IBIS/HSPICE 模型,以便在協力廠商訊號完整性模擬工具中進行模擬。
- 匯出I/O引腳排列以創建自訂原理圖符號,以用於常用的原理圖捕獲工具。
表 1.I/O 管理檔
資源 |
軟體版 | 描述 |
---|---|---|
專業版和標準版 | I/O 時序資訊對於 PCB 板設計階段的早期分析至關重要.生成時序參數以協助您調整設計的時序預算,同時考慮 I/O 標準和引腳佈局。 |
|
I/O 管理 | 專業版 | 《Intel Quartus Prime Pro Edition 和 Intel Quartus Prime Standard Edition 手冊》的這一章討論 I/O 規劃流程Intel FPGA詳細說明如何以及何時使用許多 I/O 規劃工具,如針腳規劃器。它描述了如何使用針腳規劃器的早期 I/O 規劃流程和自訂 megafunction 創建頂級 HDL 檔。它描述了 I/O 指派和分析的方法,並討論了在 Prime Pro Edition 和 Prime Standard Edition 軟體中使用Intel Quartus電路板追蹤模型進行進階 I/O 時序分析Intel Quartus。 |
I/O 管理 | 標準 | |
同步開關雜訊 (SSN) 分析和優化 | 標準 | 《Intel Quartus Prime Standard Edition 手冊》的這一章說明如何在 Prime Standard Edition 軟體 9.0 及更高版本中使用 SSN 分析器和優化工具Intel Quartus。它討論了工具流程,並解釋了在Intel FPGA設計中執行準確的SSN分析所需的條件。它還介紹了Intel Quartus Prime Standard Edition 軟體 SSN 優化技術和設置。 |
表 2.I/O 管理訓練與示範
資源 |
軟體版 | 描述 |
---|---|---|
標準 | 您將學習如何使用Intel® Quartus®Prime Standard Edition軟體發展Intel FPGA設計。您將創建一個新專案,執行使用者設置和分配,編譯,模擬和配置設備以查看設計在系統中的工作。
|
|
使用 Interface Planner 進行快速簡便的 I/O 系統設計 | 專業版 | 在本訓練中,您將瞭解 Interface Planner,以前稱為 BluePrint,這是 Intel® Quartus® Prime Pro Edition 軟體中便於使用的工具,它使用 Fitter 的強大功能在幾分鐘內創建合法的平面圖。逐一介面而不是逐一 PIN 進行有保證的合法資源位置分配,以縮短您的 I/O 規劃週期。
|
I/O 分配分析 | 不適用 | 觀看 Quartus II 軟體的 I/O 分配工具的快速演示。您將學習如何使用 Prime Pro Edition 軟體中的 Interface Planner 功能Intel Quartus這些功能。
|
表 3.PCB 設計檔
協力廠商 PCB 工具的可用檔
使用者指南 | 軟體版 | 描述 |
---|---|---|
Cadence 電路板設計工具支援 | 專業版 | 說明 Siemens EDA 與 Cadence* 對可選協力廠商 PCB 設計工具的支援。還包括有關使用 HSPICE 和 IBIS 模型進行信號完整性分析和模擬的資訊。 |
Cadence 電路板設計工具支援 | 標準 | |
Siemens EDA PCB 設計工具支援 | 專業版 | Mentor Graphics* I/O Designer 軟體可讓您善用 Mentor Graphics* 工具支援的完整FPGA符號設計、創作、編輯和反向注釋流程。 |
Mentor Graphics* PCB 設計工具支援 | 標準 | |
管理裝置 I/O 針腳 | 專業版 | 本章介紹目標設備中 I/O 針腳的有效規劃和分配。在設計階段的早期考慮 I/O 標準、引腳放置規則和 PCB 特性。 |
管理裝置 I/O 針腳 | 標準 | |
裝置專用供電網絡 (PDN) 工具 2.0 使用者指南 | 不適用 | 所有設備的特定于設備的 PDN 工具 2.0 選項卡的簡要概述。 |
適用于 PDN 的高速電路板設計顧問 | 不適用 |
本文檔包含設計和審查配電網絡 (PDN) 的最佳實踐指南的分步教程和清單。 |
AN 224:高速電路板配置指南 | 不適用 | 包括有關使用 Intel FPGAs 設計和佈置高速板的資訊和建議。 |
外部存放裝置手冊,第 5 章,高速電路板設計 | 不適用 | 提供有關高速電路板設計的一般資訊。 |
表 4.PCB 設計資源
資源 |
軟體版 | 描述 |
---|---|---|
不適用 | 便於使用的配電網絡 (PDN) 設計工具是與所有 Intel® FPGAs一起使用的圖形工具,用於優化主機板級 PDN。板級 PDN 的目的是將電壓調節模組 (VRM) 的功率和返回電流分配到FPGA電源,並支援最佳的收發器訊號完整性和FPGA效能。 |
表 5.板級訊號完整性資源
板級訊號完整性分析的可用資源
資源 |
軟體版 | 描述 |
---|---|---|
使用協力廠商工具進行訊號完整性分析 | 專業版 | 隨著傳統FPGA設計中介面的運行速度不斷提高,在構建PCB之前,FPGA和電路板上其他器件之間的時序和信號完整性裕量必須在規格和容差範圍內。 |
使用協力廠商工具進行訊號完整性分析 | 標準 | |
I/O 型號選擇:IBIS 或 HSPICE | 專業版 | Intel® Quartus® Prime軟體可以匯出兩種不同類型的I / O模型,它們適用于不同的模擬情況,IBIS模型和HSPICE模型。 |
I/O 型號選擇:IBIS 或 HSPICE | 標準 |
表 6.訊號完整性分析
信號完整性分析培訓課程
資源 |
軟體版 | 描述 |
---|---|---|
使用 IBIS-AMI 模型進行 SerDes 通道模擬 | 專業版和標準版 | 在本培訓中,您將瞭解在使用Intel® FPGA收發器設計高速PCB時對準確信號完整性模擬和分析的需求。
|
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。