PCI* Express (PCIE) IP 核心資源中心
Intel® FPGA 為 PCI Express MegaCore 功能提供了廣泛的文檔與支援,協助您快速輕鬆地開發和調試 PCI Express (PCIe) 應用程式。
文學
- PCI Express
- 適用于 PCI Express 的 Arria® V GZ 硬 IP 使用者指南
- 適用于 PCI Express 的 Arria® V 硬 IP 使用者指南
- 適用于 PCI Express 的 Cyclone® V 硬 IP 使用者指南
- 適用于 PCI Express 的 Stratix® V 硬 IP 使用者指南
- PCI Express IP 編譯器使用者指南 (Arria® II GX 和 GZ、Cyclone® IV GX 和 Stratix® IV GX)
- MegaCore IP 資料庫版本說明
- 智慧財產權版本資訊檔案
- 用於 PCI Express 實施的低成本FPGA解決方案白皮書
應用說明
- AN 431:PCI Express 至外部記憶體參考設計 (Arria® GX 和 Stratix® II FPGAs)
- AN 443:PCI Express MegaCore 功能的外部 PHY 支援
- AN 456:PCI Express 高效能參考設計 (Stratix IV GX、Stratix II GX 和 Arria GX FPGAs)
- AN 532:具有 GUI 介面的 SOPC builder PCI Express 設計
Intel FPGA知識資料庫
知識資料庫提供支援解決方案、常見問題解答,以及有關 PCI Express MegaCore 功能的已知問題的資訊。
查看經常查看的解決方案:
- 當 IV GX 裝置中啟用 PCI Express 硬 IP 區塊Stratix,我可以使用收發器區塊中的所有其他收發器通道嗎?
- 我可以將 PCI Express 硬 IP 與外部 PHY 一起使用嗎?
- PCI Express 編譯器使用者指南 9.0 版:已知問題
- 當我在 Stratix IV GX 裝置中模擬 PCI Express (PIPE) x8 配置時,為什麼 coreclkout [1] 埠總是邏輯低電平?
尋找有關 PCI Express MegaCore 功能的其他解決方案。
線上訓練 (LMS)
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。