Jam STAPL 程式設計支援 - ASSET InterTech Inc.*
ASSET InterTech Inc*提供 IEEE 標準 1149.1 (JTAG) 邊界掃描診斷硬體和軟體解決方案,以便:
- 調試和測試積體電路、板級產品和系統
- 對可程式化裝置在系統內執行程式設計。
該公司的產品系列統稱為 ScanWorks* ,提供了一套強大的工具來存取、管理和操作邊界掃描路徑,使 ScanWorks 工具可用於對簡單或複雜掃描路徑中的設備進行程式設計。長期以來,ASSET 工具一直用於對可程式化設備(如可程式設計邏輯裝置(PLD)、FPGAs和快閃記憶體)執行系統內程式設計。ASSET的工具在產品的整個生命週期中支援系統可程式設計性(ISP),從設計/調試過程到製造/組裝過程,再到現場系統維修和重新程式設計。
採用 IEEE 1532 的 ISP
ScanWorks* 支援採用 IEEE 1532 標準的 ISP,用於可程式設計裝置的系統內配置。IEEE 1532標準由來自可程式設計邏輯供應商,邊界掃描測試行業和線上測試系統供應商的專家工作組制定。該小組的任務是「定義、記錄和促進使用標準化的流程和方法,利用(並相容)IEEE 標準 1149.1 通訊協定,在可程式設計積體電路設備中實現程式設計功能......」IEEE 1532 允許同時對一個或多個相容設備進行程式設計,同時安裝到板上或嵌入系統中。併發程式設計可以顯著提高程式設計時間效率。系統內功能將解決在通過製造過程安裝可程式設計設備後配置或重新配置、回讀、驗證或刪除這些設備的需求。這消除了處理損壞以及與預程式設計設備相關的製造步驟和庫存管理的需求。
ScanWorks 在系統內程式設計
ScanWorks* ISP 功能作為 ScanWorks 動作實現,與 JTAG 測試功能相同,使測試和程式設計能夠在相同的測試平臺上完成,並且來自相同的應用程式。 ScanWorks ISP 支援所有 ScanWorks 硬體 選項,從低成本便捷的 USB-100 到高輸送量的多 TAP PCI-400。ScanWorks ISP:
- 支援 Jam STAPL、序列向量格式檔 (.svf) 和 1532 IEEE 標準,用於可程式設計裝置的系統內配置
- 允許從一個使用者介面和一個電路板連接對多個供應商的設備進行程式設計
- 提供初始化掃描路徑和所有邊界掃描設備以進行系統內程式設計的方法
- 程式設計前驗證掃描路徑的完整性
- 使用由供應商工具創建的程式設計檔
- 允許 將 ISP 整合 到 測試 執行 程式, 例如 LabVIEW、LabWindows/ CVI、Test Stand HP VEE 或 自 定義 製造 使用者 介面 中
- 立即支援可使用 Jam STAPL、序列向量格式檔或 IEEE 標準 1532 進行程式化的新裝置
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。