Jam 程式設計支援:JTAG Technologies
JTAG Technologies* 提供基於邊界掃描 IEEE 標準 1149.1 和相關標準(包括 IEEE 1532)的全方位在系統程式設計和 PCB 測試解決方案。這些解決方案涵蓋所有開發階段,包括設計支援、原型調試、生產和維修。
PLD 程式開發
JTAG Technologies* 產品支援可程式設計邏輯裝置 (PLD) 程式設計,包括JAM 標準程式設計和測試語言(STAPL) 和序列向量檔 (.svf) 格式。因此,程式設計能力可用於Intel® FPGA MAX® II、MAX 7000和 MAX 3000A。無論使用何種裝置類型、品牌或格式,系統都會為使用者提供一個通用的介面,避免工具激增。快速建立的檔可在板上執行所有設備操作,例如擦除、空白檢查、程式設計、驗證、安全保險絲程式設計和使用者代碼回讀。
JTAG ProVision* 開發系統可處理各種掃描鏈配置,從簡單的單鏈結構到多鏈、多級分層掃描架構。可以掃描任何長度的鏈,並在PLD程式設計期間自動安全配置電路板。軟體 GUI 可指導您驗證邊界掃描描述語言 (BSDL) 檔、測試電路板的邊界掃描鏈以及執行程式設計功能。
生產支援
JTAG Technologies 的 PLD 程式設計應用程式可在各種操作環境中的各種完全相容的硬體控制器上運行。介面可用於 PCI*、PXI、USB、乙太網路、FireWire、ISA 和 VXI。生產環境包括:
- 獨立的PC或工作站版本,具有便於使用的圖形介面進行排序操作
- 通過基於動態連結程式庫(基於 DLL)的應用程式,完全集成到現有生產步驟中,例如功能測試
- 支援 將 PLD 程式 整合 到 NI LabWindows/ CVI、 LabVIEW 平臺 或 NI TestStand 中
JTAG Technologies的工具允許PLD程式設計與其他強大的邊界掃描應用一起排序,例如電路板測試和系統內快閃記憶體程式設計。為操作員、技術人員和工程師提供了多個授權級別。生產人員受益于快速簡便的控制(通常通過單按鈕操作)和執行報告匯總結果。
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。