Jam STAPL 語言的程式設計支援

Jam 裝置程式設計與測試語言與提供 ISP 的 PLD 相容。Jam STAPL 的程式設計支援由越來越多的供應商提供。

使用 Jam STAPL 進行嵌入式程式設計

Jam 標準測試和程式設計語言 （STAPL） 通過嵌入式處理器滿足在系統內程式設計的必要系統要求，因為它提供較小的檔大小、易用性和平臺獨立性。通過嵌入式處理器使用 Jam STAPL 進行系統內程式設計，可實現方便的現場升級、輕鬆的設計原型設計和快速生產。這些優點延長了最終產品的使用壽命，提高了質量和靈活性。它還可以通過消除庫存和跟蹤程式設計設備的需要來減少設備庫存。

運作方式

使用 Jam STAPL 透過嵌入式處理器進行系統內程式設計分兩個階段進行（如圖 1 所示）。首先，Quartus® II 開發工具生成 Jam STAPL 原始碼或 Jam File （.jam），然後將其存儲在系統記憶體中。該Jam檔包含對支援系統可程式設計性（ISP）的設備進行程式設計所需的所有資訊，包括升級一個或多個設備所需的程式設計演算法和數據。

圖1.通過嵌入式處理器使用 Jam File & Jam Player 進行系統內程式設計。

關於 jam 檔 （.jam）

要使用 Jam STAPL 對Intel FPGA設備進行程式設計人員必須首先使用 Quartus II 開發軟體創建一個 Jam 檔。沒有必要重新編譯現有的設計，因為Quartus II軟體可以從程式師目標檔（.pof）創建一個Jam檔。要將Jam檔儲存在可擦除可程式設計唯讀記憶體（EPROM）或快閃記憶體中，必須先將其轉換為十六進位（Intel格式）檔（.hex）或類似的程式設計檔。嵌入式處理器軟體包或其他實用程式可以自動轉換用於EPROM或快閃記憶體程式設計的Jam檔。同樣，一些EPROM程式師支援「原始二進位」或「絕對二進位」格式，允許程式師直接讀取Jam檔而無需轉換。

圖 2 描述了如何生成用於系統程式設計的 Jam 檔。

圖 2.生成果醬檔。

關於果醬播放機

Jam Player是一個C程式，它解析Jam文件，解釋每個Jam STAPL指令，並在JTAG鏈中讀取和寫入數據。Jam Player 處理的變數取決於執行時存在的初始化清單變數。由於每個應用程式都有獨特的要求，因此可以輕鬆修改 Jam Player 原始程式碼。

圖 3 說明瞭 Jam Player 原始程式碼結構。

圖 3.果醬播放器原始程式碼結構。

注意：

  1. TCK、TMS、TDI 和 TDO 是 JTAG I/O 針腳。

主程式無需修改即可執行 Jam Player 的所有基本功能。只有 I/O 功能必須修改。如圖 3 所示，它們包含在 jamstub.c 檔中，包括指定 I/O 針腳位址、延遲例程、操作系統特定函數和檔 I/O 針腳例程的函數。這些功能可以通過簡單地編輯 jamstub.c 檔來自定義，然後編譯原始程式碼以在任何平臺上使用。

果醬播放器永久駐留在系統記憶體中，在那裡它解釋果醬檔中給出的命令，併為設備程式設計生成二進位數據流。此結構限制了對 Jam 檔案的所有升級，並允許 Jam 播放器適應任何系統架構。

常見問題

ISP & the Jam STAPL

Jam 標準測試和程式語言 （STAPL） 由Intel® FPGA工程師創建，並得到可程式設計邏輯設備 （PLD） 製造商、程式設計裝置製造商和測試設備製造商聯盟的支援。Jam STAPL 於 1999 年 8 月被採用為 JEDEC 標準 JESD-71。

Jam STAPL 解決了設計人員在系統中對 PLD 進行程式設計時面臨的問題。這些問題包括專有檔格式、特定於供應商的程式設計演算法、大檔大小和較長的程式設計時間。Jam STAPL 是為系統內程式設計 （ISP） 提供軟體級標準的重要一步。

Jam STAPL 的工作原理

Jam STAPL 程式設計解決方案由兩個元件組成：Jam Composer 和 Jam Player。

Jam Composer 是一種軟體程式，通常由可程式邏輯供應商編寫，該供應商編寫一個 Jam 檔（.jam），其中包含將設計程式設計到設備中所需的用戶數據和程式設計演算法。

Jam Player是讀取Jam檔並將向量應用於JTAG鏈中的程式設計和測試設備的軟體。嵌入式系統開發人員還可以使用 Jam Player 對系統中的設備進行程式設計。Jam Player 所需的大部分原始程式碼都包含在 Jam STAPL 網站上的 Jam STAPL 開發者工具包中。完成 Jam Player 所需的唯一軟體例程是訪問 JTAG 鏈所需的軟體例程。圖 1 顯示了一個基本的 Jam STAPL 流程。

文件

常見問題

Jam 程式設計支援：JTAG Technologies

JTAG Technologies* 提供基於邊界掃描 IEEE 標準 1149.1 和相關標準（包括 IEEE 1532）的全方位在系統程式設計和 PCB 測試解決方案。這些解決方案涵蓋所有開發階段，包括設計支援、原型調試、生產和維修。

PLD 程式開發

JTAG Technologies* 產品支援可程式設計邏輯裝置 （PLD） 程式設計，包括 JAM 標準程式設計和測試語言 （STAPL） 和序列向量檔 （.svf） 格式。因此，程式設計能力可用於Intel® FPGA MAX® II、MAX 7000 和 MAX 3000A。無論使用何種裝置類型、品牌或格式，系統都會為使用者提供一個通用的介面，避免工具激增。快速創建的檔可在板上執行所有設備操作，例如擦除、空白檢查、程式設計、驗證、安全保險絲程式設計和用戶代碼回讀。

JTAG ProVision* 開發系統可處理各種掃描鏈配置，從簡單的單鏈結構到多鏈、多級分層掃描架構。可以掃描任何長度的鏈，並在PLD程式設計期間自動安全配置電路板。軟體 GUI 可指導您驗證邊界掃描描述語言 （BSDL） 檔、測試電路板的邊界掃描鏈以及執行程式設計功能。

生產支援

JTAG Technologies 的 PLD 程式設計應用程式可在各種操作環境中的各種完全相容的硬體控制器上運行。介面可用於PCI*、PXI、USB、乙太網路、FireWire、ISA和 VXI。生產環境包括：

  • 獨立的PC或工作站版本，具有易於使用的圖形介面進行排序操作
  • 通過基於動態連結庫（基於 DLL）的應用程式，完全集成到現有生產步驟中，例如功能測試
  • 支援 將 PLD 程式 整合 到 NI LabWindows/ CVI、 LabVIEW 平臺 或 NI TestStand 中

JTAG Technologies的工具允許PLD程式設計與其他強大的邊界掃描應用一起排序，例如電路板測試和系統內快閃記憶體程式設計。為操作員、技術人員和工程師提供了多個授權級別。生產人員受益於快速簡便的控制（通常通過單按鈕操作）和執行報告匯總結果。

Jam STAPL 語言供應商支援

Jam 標準測試和程式語言 （STAPL） 與提供系統可程式設計性 （ISP） 的可程式設計邏輯裝置 （PLD） 相容。Jam STAPL 是為系統程式設計提供軟體級標準的重要一步。Jam STAPL 的程式設計支援由越來越多的供應商提供。

供應商 說明
ASSET InterTech， Inc.
  • 該公司的產品系列統稱為 ScanWorks*， 提供了一套強大的工具來存取、管理和操作邊界掃描路徑，使 ScanWorks 工具可用於對簡單或複雜掃描路徑中的設備進行程式設計。長期以來，ASSET 工具一直用於對可程式化設備（如可程式設計邏輯設備（PLD）、FPGAs和快閃記憶體）執行系統內程式設計。ASSET的工具在產品的整個生命週期中支持系統可程式設計性（ISP），從設計/調試過程到製造/組裝過程，再到現場系統維修和重新程式設計。
  • ScanWorks* ISP 功能作為 ScanWorks 動作實現，與 JTAG 測試功能相同，使測試和程式設計能夠在相同的測試平臺上完成，並且來自相同的應用程式。所有 ScanWorks 硬體選項都支援 ScanWorks ISP
科雷利斯公司
  • Corelis* ScanExpress 支援使用單一計算機和單一操作員，對多板的 CPLD 和快閃記憶體裝置進行並行（組合）測試和在系統內程式設計。ScanExpress 可滿足極高速邊界掃描應用和高批量生產的需求。ScanExpress 系列產品通過應用創新和專有技術，顯著提高了測試和在系統程式設計輸送量。
哥佩爾電子
  • Goepel Electronics 為先進的 IEEE Standard 1149.x （JTAG） 邊界掃描解決方案提供軟體和硬體產品。產品包括屢獲殊榮的 SCANFLEX 硬體平臺和整合開發環境 SYSTEM CASCON ，適用於標準和擴展 JTAG/邊界掃描測試 （BST） 和系統內應用。
JTAG 技術
系統一般
  • SG 手動和自動程式設計系統支援 Jam 標準測試和程式設計語言 （STAPL） 播放機。主要的SG型號包括T9600手動程式設計器和AP520，AP600自動化程式設計系統。
檢視全部 顯示較少

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。