信號完整性和電源完整性 – 支援中心
電路板設計 - 外部記憶體介面指南
電路板設計 - 收發器指南
- UG-20298： 英特爾® Agilex™ 設備家族高速串行介面信號完整性設計指南 ›
- AN 528： PCB 介電材料選擇和光纖編織對高速通道佈線的影響 ›
- AN 529： 高速通道設計的通過優化技術 ›
- AN 530： 優化由表面貼裝焊盤引起的阻抗不連續性，用於高速通道設計 ›
- AN 596： 10 Gbps 連接器的建模和設計注意事項 ›
- AN 651： PCB 分線佈線，適用於超過 10 Gbps 的高密度串行通道設計 ›
- AN 672： 高 Gbps 數據傳輸的收發器鏈路設計指南 ›
- AN 678： 在 Stratix® V 收發器中使用信號調理電路進行高速鏈路調諧 ›
- AN 684：100 Gbps - CFP2 介面設計指南 ›
- AN 689： 使用 SFF-8431 協定的高速通道設計 ›
- AN 766： Stratix 10 器件，高速信號介面布局設計指南 ›
- 為多千兆位通道設計建模銅表面粗糙度 ›
培訓課程和視頻
推薦培訓課程
推薦視頻
標題 |
描述 |
|---|---|
瞭解如何在高級鏈路分析器中使用英特爾 Arria 10 收發器 IBIS-AMI 模型執行信號完整性模擬。此外，此視頻還介紹了眼圖報告。 |
其他視頻
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。