訊號完整性與電源完整性 ──支援中心
主機板設計 ─ 外部記憶體介面指南
主機板設計 ─ 收發器指南
- ® Intel Agilex 7 裝置系列高速序列介面訊號完整性設計指南
- 528:PCB 介電材料選擇與光纖元件效應對高速通道路由的影響
- 529:透過高速通道設計的優化技術
- 530:針對高速通道設計,優化 Surface Mount Pads 造成的阻抗不中斷
- 596:10 Gbps 連接器的建模與設計考慮
- 651:適用于 10 Gbps 以上高密度序列通道設計的 PCB 分接路線
- 672:高 Gbps 資料傳輸的收發器連結設計指南
- 678:在 Stratix® V 收發器中使用訊號調理電路進行高速連結調校
- 684 年:100 Gbps 的設計指南 - CFP2 介面
- 689:使用 SFF-8431 通訊協定進行高速通道設計
- 766:Stratix 10 部裝置,高速訊號介面佈局設計指南
- 為多 Gigabit 通道設計建模銅表面粗略度
訓練影片
標題 |
類型 |
描述 |
---|---|---|
線上 |
瞭解在使用 Intel FPGA收發器設計高速 PCB 時,需要精確的訊號完整性模擬與分析。 |
其他影片
標題 |
描述 |
---|---|
瞭解如何在 Advanced Link Analyzer 中使用 Intel Arria 10 收發器 IBIS-AMI 模型執行訊號完整性模擬。此外,此影片包含眼圖報告。 |
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。