DisplayPort IP 支援中心

DisplayPort IP 支援中心分為符合業界標準的階段，為您提供各種資源來規劃、選擇、設計、實施和驗證您的 DisplayPort IP 核心。還有一些關於如何啟動系統和調試 DisplayPort 連結的指南。此頁面從頭到尾都與 DisplayPort 系統設計流程一致。

有關 Intel Agilex® 7、Intel® Stratix® 10、Intel® Arria® 10 Intel® Cyclone® GX 裝置的其他支持資源，請按下以下連結：文檔存檔、培訓課程、視頻、設計範例和知識庫。

1. 裝置和IP的選擇

DisplayPort IP 支援哪些功能？

功能	說明
DisplayPort IP 核心功能特色	符合視訊電子標準協會（VESA） DisplayPort 標準 2.0 版可擴充的主數據鏈路 1、2 或 4 通道操作每通道每秒 1.62、2.7、5.4、8.1 及 10.0 千兆位（Gbps），搭配嵌入式頻率（1）（2）顏色支援 RGB 18、24、30、36 或 48 bpp YCbCr 4：4：4 24、30、36 或 48 bpp YCbCr 4：2：2 16、20、24 或 32 bpp YCbCr 4：2：0 12、15、18 或 24 bpp 8B/10B 通道編碼支援 40 位（四符號）和 20 位（雙符號）收發器數據介面 128B/132B 通道編碼支援32位收發器數據介面支援每頻率 1、2 或 4 個並行圖元支援 2 或 8 個音訊聲道 8B/10B 通道編碼支援多串流傳輸（MST） ® Intel Arria 10 台設備支援多達 4 個流 ® Intel Cyclone 10 GX 裝置支援多達 4 個串流 128B/132B 通道編碼支援多達4個數據流 8B/10B 通道編碼支援逐行掃描和隔行掃描視頻 128B/132B 通道編碼支援逐行視頻專有視頻影像格式的源支援（選擇）支援接收器非 GPU 模式支援 Adaptive Sync 功能支援高動態範圍（HDR）元數據使用輔助流數據包進行傳輸用於雙向通信的輔助通道（鏈路和設備管理）熱插入檢測（HPD） Sink宣佈其存在接收器請求源注意 SST 模式下的 8B/10B 通道編碼支援 Intel Arria 10 和 Intel Stratix 10 設備的高頻寬數位內容保護（HDCP）功能專有視頻影像格式的源支援（選擇） AXIS 視訊格式的源和沉沒支援（選擇）
典型應用	PC 或顯示器內的介面外部顯示器連接，包括PC與監視器或投影儀之間的介面、PC與電視之間或 DVD 播放器與電視顯示器等裝置之間的介面
裝置系列支援	Intel Agilex 7（F-tile）、Intel Stratix 10（H-tile和L-tile）、Intel Arria 10、Intel Cyclone 10 GX、Arria V、Cyclone V 和 Stratix V FPGA裝置。
設計工具	Intel Quartus Prime 軟體中的IP目錄，用於IP設計實例化和編譯 Intel Quartus Prime 軟體中的時間分析器，用於時間分析 ModelSim* - Intel FPGA 版、NCSim、VCS/VCS MX 和 Xcelium 用於設計仿真的並行軟體

檢視全部顯示較少

注意： Intel Quartus Prime Pro Edition 軟體不包含高頻寬數位內容保護（HDCP）功能。如需詳細資訊，請前往媒體連接解決方案 - Intel® FPGAs 的 HDCP 功能。

我應該使用哪個Intel® FPGA裝置系列？

裝置系列支持的連結速率

下表顯示了使用 M10K 的 Arria V 和 Cyclone V 器件的資源資訊;使用 M20K 的 Intel Arria 10、Intel Stratix 10 和 Stratix V 裝置。

資源是使用以下參數設定抓取的：

模式 = 單工
最大通道數 = 4 條通道
最大視訊輸入色彩深度 = 每種色彩 8 位（bpc）
像素輸入模式 = 每頻率 1 像素

裝置系列	雙符號（20 位模式）	四符號（40 位模式）	FPGA網狀架構速度等級
Intel Agilex® 7（F-tile）	RBR， HBR， HBR2	RBR、HBR、HBR2、HBR3、UHBR10	1, 2, 3*
Intel Stratix 10 （H-tile）	RBR， HBR， HBR2	RBR、HBR、HBR2、HBR3、UHBR10、UHBR20（僅初步支援）	1, 2, 3*
Intel Stratix 10（L型瓷磚）	RBR， HBR， HBR2	RBR， HBR， HBR2， HBR3	1, 2, 3*
Intel Arria 10	RBR， HBR， HBR2	RBR， HBR， HBR2， HBR3	1, 2
® Intel Cyclone 10 GX	RBR， HBR， HBR2	RBR， HBR， HBR2， HBR3	5, 6
Stratix® V	RBR， HBR， HBR2	RBR， HBR， HBR2	1, 2, 3
® Arria V GX/GT/GS	RBR， HBR	RBR， HBR， HBR2	3, 4, 5
Arria® V GZ	RBR， HBR， HBR2	RBR， HBR， HBR2	任何支援的速度等級
Cyclone® V	RBR， HBR	RBR， HBR	任何支援的速度等級

檢視全部顯示較少

注意：有條件地支援 Intel Agilex 7、Intel Arria 10 和 Intel Stratix 10，FPGA Fabric 速度等級 3。請聯絡您的銷售代表以取得更多資訊。

什麼是 DisplayPort Intel FPGA IP 核心FPGA資源利用率？

性能和資源利用率

資源使用率數據表示 DisplayPort Intel FPGA IP的典型預期效能。

下表列出了所選變體的資源和預期性能。結果是使用Intel Quartus Prime Pro Edition 軟體版本 20.2 針對以下裝置獲得的：

Intel Agilex® F-tile （AGIB027R31B1E2VR0）
Intel Stratix 10 （1SG280HU1F50E2VGS1）
Intel Arria 10 （10AX115S2F45I1SG）
Intel Cyclone 10 GX （10CX220YF780E5G）

DisplayPort 1.4 Intel FPGA IP資源使用率

下表顯示了使用 M20K 的 Intel Agilex 7、Intel Arria 10、Intel Cyclone 10 GX 和 Intel Stratix 10 裝置的資源資訊。資源是使用以下參數設定抓取的：

模式 = 單工
最大通道數 = 4 條通道
最大視訊輸入色彩深度 = 每種色彩 8 位（bpc）
像素輸入模式 = 每頻率 1 像素，Intel Agilex 7頻率每頻率 4 圖元

裝置	流	方向	每個符號時鐘	施捨	邏輯寄存器主要	邏輯寄存器二次	記憶體位	記憶 M10K 或 M20K
Intel Agilex® 7	Sst	Rx	四	7040	11781	-	18368	18
Intel Agilex® 7	Sst	Tx	四	7600	10149	-	26576	29
Intel® Stratix® 10	SST（單流）	Rx	雙	5,200	7,700	640	16,256	11
	SST（單流）	Rx	四	7,100	9,500	880	18,816	14
	SST（單流）	Tx	雙	5,100	7,100	420	12,176	15
	SST（單流）	Tx	四	7,100	9,200	550	22,688	29
Intel® Arria® 10	SST（單流）	Rx	雙	4,200	6,900	1,200	16,256	11
	SST（單流）	Rx	四	6,000	8,800	1,600	18,816	14
	SST（單流）	Tx	雙	4,700	6,300	1,000	6,728	6
	SST（單流）	Tx	四	6,700	8,400	1,200	16,520	13
	Mst	Rx	四	20,100	24,400	4,500	58,368	32
	（4 流）	Tx	四	26,400	29,000	4,300	21,728	34
Intel® Cyclone® 10 GX	SST（單流）	Rx	雙	4,200	7,000	1,200	16,256	11
	SST（單流）	Rx	四	6,000	8,800	1,600	18,816	14
	SST（單流）	Tx	雙	4,600	6,200	1,000	10,568	8
	SST（單流）	Tx	四	6,800	8,400	1,200	17,096	13
	Mst	Rx	雙	22,000	24,400	4,400	58,368	32
	（4 流）	Tx	四	26,500	29,000	4,400	36,576	32

檢視全部顯示較少

DisplayPort 2.0 Intel FPGA IP資源使用率

下表顯示了使用 M20K Intel Stratix 10 台裝置的資源資訊。DP2.0 的資源計數也包括 DP1.4 的資源計數。資源是使用以下參數設定抓取的：

模式 = 單工
最大通道數 = 4 條通道
最大視訊輸入色彩深度 = 每種色彩 8 位（bpc）
像素輸入模式 = 4 像素/頻率

裝置	流	方向	每個符號時鐘	施捨	邏輯寄存器主要	邏輯寄存器二次	記憶位	記憶 M10K 或 M20K
Intel® Stratix® 10	MST（1 個流）	Rx	-	21,500	38,000	-	244,352	74
	MST（1 個流）	Tx	-	32,500	43,000	-	265,232	154
	MST（4 個流）	Rx	-	48,000	70,751	-	357,632	164
	MST（4 個流）	Tx	-	104,000	125,478	-	535,808	572

檢視全部顯示較少

HDCP 資源利用率

下表列出了具有 SST（單流）配置的 DisplayPort Intel FPGA IP 的 HDCP 資源數據，以及 Intel Arria 10 和 Intel Stratix 10 設備的最多通道為 4 配置。

裝置	HDCP IP	支援 HDCP 金鑰管理	每個時鐘符號數	施捨	組合 ALUT	邏輯寄存器	記憶體 M20K	Dsp
Intel® Stratix® 10	HDCP 2.3 TX	0	雙	7,723	11,555	13,685	10	3
	HDCP 2.3 TX	0	四	10,767	17,154	17,842	10	3
	HDCP 2.3 TX	1	雙	8,232	12,376	14,123	12	3
	HDCP 2.3 TX	1	四	11,082	17,741	18,125	12	3
	HDCP 2.3 RX	0	雙	8,431	12,626	14,647	11	3
	HDCP 2.3 RX	0	四	11,304	18,071	18,586	11	3
	HDCP 2.3 RX	1	雙	8,796	13,174	14,707	13	3
	HDCP 2.3 RX	1	四	11,690	18,658	18,847	13	3
	HDCP 1.3 TX	0	雙	3,154	4,108	5,181	2	0
	HDCP 1.3 TX	0	四	4,794	6,194	7,640	2	0
	HDCP 1.3 TX	1	雙	3,614	4,894	5,916	4	0
	HDCP 1.3 TX	1	四	5,169	6,979	6,791	4	0
	HDCP 1.3 RX	0	雙	2,602	3,355	4,245	3	0
	HDCP 1.3 RX	0	四	4,229	5,428	6,452	3	0
	HDCP 1.3 RX	1	雙	3,045	4,022	4,904	5	0
	HDCP 1.3 RX	1	四	4,656	6,173	5,773	5	0
Intel® Arria® 10	HDCP 2.3 TX	0	雙	6,752	10,724	13,138	10	3
	HDCP 2.3 TX	0	四	9,934	16,760	16,716	10	3
	HDCP 2.3 TX	1	雙	7,165	11,350	13,615	12	3
	HDCP 2.3 TX	1	四	10,374	17,364	17,561	12	3
	HDCP 2.3 RX	0	雙	7,395	11,721	13,775	11	3
	HDCP 2.3 RX	0	四	10,547	17,674	17,335	11	3
	HDCP 2.3 RX	1	雙	7,785	12,420	14,213	13	3
	HDCP 2.3 RX	1	四	10,972	18,424	18,167	13	3
	HDCP 1.3 TX	0	雙	2,505	3,826	5,336	2	0
	HDCP 1.3 TX	0	四	3,724	5,648	5,882	2	0
	HDCP 1.3 TX	1	雙	2,849	4,429	5,846	4	0
	HDCP 1.3 TX	1	四	4,142	6,335	6,635	4	0
	HDCP 1.3 RX	0	雙	1,995	2,879	4,248	3	0
	HDCP 1.3 RX	0	四	3,270	4,810	4,851	3	0
	HDCP 1.3 RX	1	雙	2,382	3,549	4,821	5	0
	HDCP 1.3 RX	1	四	3,677	5,472	5,604	5	0

檢視全部顯示較少

2. 設計流程與IP整合

有哪些與 DisplayPort 相關的資訊和可用檔？

Intel® Agilex® 7（F tile）、Intel® Stratix® 10（H-tile 和 L-tile）、Intel® Arria® 10、Intel® Cyclone® 10 GX、Arria V GX/GT/GS、Arria V GZ、Cyclone V、Stratix V

DisplayPort Intel® FPGA IP 使用者指南

如何產生 DisplayPort IP 核心？

在 Intel Quartus Prime 軟體中生成 DisplayPort IP 核心的步驟可在指定 IP 參數和選項一章中找到。

DisplayPort Intel® FPGA IP 使用者指南

Intel Quartus生成的 DisplayPort 設計範例支援哪些內容？

DisplayPort Intel FPGA IP 核心設計範例展示了使用或不使用圖元頻率恢復（PCR）模組時，從 DisplayPort RX 實例到 DisplayPort TX 實例的平行迴路。下表說明瞭可用於 Intel Agilex 7、Intel Stratix 10、Intel Arria 10 和 Intel Cyclone 10 GX 裝置的設計範例選項。

裝置	設計範例	指定	數據速率	通道模式	環迴類型
Intel Agilex 7	無需 PCR 的 DisplayPort SST 平行迴路返回	DisplayPort SST	RBR、HBR、HBR2、HBR3、UHBR10	單純	平行，無需 PCR
Intel Agilex 7	具有 AXIS 視訊介面的 DisplayPort SST 平行迴路返回	DisplayPort SST	RBR，HBR，HRB2，HBR3，UHBR10	單純	與 AXIS 視訊介面並行
Intel Stratix 10	使用 PCR（有或沒有 HDCP）的 DisplayPort SST 平行迴路	DisplayPort SST	HBR3、HBR2、HBR 與 RBR	單純	與 PCR 平行
	無需 PCR 的 DisplayPort SST 平行迴路返回	DisplayPort SST	UHBR10（Stratix 10 H-tile）、HBR3、 HBR2、HBR 與 RBR	單純	平行，無需 PCR
	僅限 DisplayPort SST TX	DisplayPort SST	HBR3，HBR2， HBR， RBR	單純	-
	僅限 DisplayPort SST RX	DisplayPort SST	HBR3，HBR2，HBR，RBR	單純	-
Intel Arria 10	使用 PCR（有或沒有 HDCP）的 DisplayPort SST 平行迴路	DisplayPort SST	HBR3、HBR2、HBR 與 RBR	單純	與 PCR 平行
	無需 PCR 的 DisplayPort SST 平行迴路返回	DisplayPort SST	HBR3、 HBR2、HBR 與 RBR	單純	平行，無需 PCR
	具有 PCR 的 DisplayPort MST 平行迴路返回	DisplayPort MST	HBR3、HBR2、HBR 與 RBR	單純	與 PCR 平行
	無需 PCR 的 DisplayPort MST 平行迴路返回	DisplayPort MST	HBR3、HBR2、HBR 與 RBR	單純	平行，無需 PCR
	僅限 DisplayPort SST TX	DisplayPort SST	HBR3、HBR2、HBR 與 RBR	單純	-
	僅限 DisplayPort SST RX	DisplayPort SST	HBR3、HBR2、HBR 與 RBR	單純	-
Intel Cyclone 10 GX	具有 PCR 的 DisplayPort SST 平行迴路返回	DisplayPort SST	HBR3、HBR2、HBR 和 RBR	單純	與 PCR 平行
	具有 PCR 的 DisplayPort SST 平行迴路返回	DisplayPort SST	HBR3、 HBR2、HBR 與 RBR	單純	平行，無需 PCR
	具有 PCR 的 DisplayPort MST 平行迴路返回	DisplayPort MST	HBR3、HBR2、HBR 與 RBR	單純	與 PCR 平行
	無需 PCR 的 DisplayPort MST 平行迴路返回	DisplayPort MST	HBR3、HBR2、HBR 與 RBR	單純	平行，無需 PCR
	僅限 DisplayPort SST TX	DisplayPort SST	HBR3，HBR2， HBR， RBR	單純	-
	僅限 DisplayPort SST RX	DisplayPort SST	HBR3，HBR2， HBR， RBR	單純	-

檢視全部顯示較少

如何生成Intel Quartus DisplayPort 設計範例？

對於 Intel Agilex® 7、Intel Stratix、Intel Arria 10 和 Intel Cyclone 10 GX 裝置，請使用 Intel Quartus Prime Pro Edition 軟體中的 DisplayPort Intel FPGA 參數編輯器生成設計範例。

按兩下IP目錄中的工具>然後選擇目標設備系列。
在IP目錄中，找到並按兩下 DisplayPort Intel FPGA IP。此時將顯示「新建IP變體」視窗。
為自訂IP變體指定頂級名稱。參數編輯器將IP變體設置保存在名為ip的檔中。
您可以在設備欄位中選擇特定的FPGA設備，或保留預設Intel Quartus Prime 軟體設備選擇。
按兩下確定”此時將顯示參數編輯器。
為 TX 和 RX 配置所需的參數。
在「設計實例」選項卡上，選擇符合您條件的設計範例。
選擇“模擬”以生成測試平臺，然後選擇“綜合”以生成硬體設計示例。必須至少選擇其中一個選項才能生成設計範例檔。如果同時選擇兩者，則生成時間更長。
對於「目標開發工具組」，請選擇可用的Intel FPGA開發工具包。如果選擇開發工具包，則目標設備（在步驟 4 中選擇）將更改以匹配開發工具包上的設備。
按兩下生成示例設計。

同樣，下面的連結提供了生成

Intel Quartus Prime 軟體的 DisplayPort 設計範例：

如何編譯和測試我的設計？

對於 Intel Agilex 7 和 10 系列裝置，編譯和測試 DisplayPort 設計的步驟可以在以下 DisplayPort 設計中找到

編譯和測試設計：

如何執行 DisplayPort 功能模擬？

對於 Intel Agilex 7、Intel Stratix、Intel Arria 10 和 Intel Cyclone 10 GX 裝置，以下是生成 DisplayPort 功能仿真的步驟：

在 DisplayPort 參數編輯器中啟用模擬選項並生成 DisplayPort 設計範例。

模擬設計：

模擬測試平臺：

哪裡可以找到時鐘恢復核心的相關信息？

Intel Agilex 7、Intel Stratix、Intel Arria 10 和 Intel Cyclone 10 GX DisplayPort 設計範例使用像素頻率恢復 IP。

頻率恢復核心資訊：

Intel® DisplayPort IP 核心使用者指南

在哪裡可以找到有關 DisplayPort Link 訓練流程的資訊？

在源設備可以將視頻數據發送到接收器設備之前，必須在源 - 接收器之間完成鏈接訓練過程。

DisplayPort Link 訓練流程：

Intel DisplayPort IP 核心使用者指南

在哪裡可以找到有關 DisplayPort API 參考和 DPCD 信息的資訊？

以下資源將提供 DisplayPort 應用程式程式設計介面（API）參考和 DPCD 的說明：

3. 電路板設計和電源管理

Pin 連接指南

Intel Agilex 7裝置

Intel Agilex® 7裝置系列 PIN 連接指南

Intel Stratix 10 台設備

Intel Stratix 10 GX、MX、TX 和 SX 裝置系列 PIN 連接指南

Intel Arria 10 台設備

Intel Arria 10 GX、GT 和 SX 裝置系列 PIN 連接指南

Intel Cyclone 10 個 GX 裝置

Intel Cyclone 10 GX 裝置系列 PIN 連接指南

示意圖審查

Intel Agilex 7裝置

Intel Agilex® 7 原理圖審查工作表

Intel Stratix 10 台設備

Intel Arria 10 台設備

Intel Cyclone GX 10 裝置

電路板設計指南

免責聲明：不建議使用 Intel Arria 10 和 Intel Stratix 10 板載 DisplayPort TX 板設計實現，因為它不允許 PMA + PCS 鍵合。建議用戶參考 Bitec 設計實現。

電源管理

熱功率管理

Intel Stratix 10 台設備

電源排序

Intel Stratix 10、Intel Cyclone 10 GX 和 Intel Arria 10 裝置

AN 692：Intel Cyclone 10 GX、Intel Arria 10、Intel Stratix 10 和 Intel Agilex® 7 設備的電源排序注意事項

我的設計需要 Bitec FMC 子卡。我該如何選擇它們？

下表提供了選擇 Bitec FMC 子卡修訂版的快速指南。

Bitec FMC 子卡修訂版	支持的數據速率
修訂版8	RBR（1.62 Gbps）、HBR（2.7 Gbps）、HBR2（5.4 Gbps）、HBR3（8.1 Gbps）、UHBR10 （10 Gbps）
修訂版 11	RBR（1.62 Gbps）、HBR（2.7 Gbps）、HBR2（2.7 Gbps）、HBR3（8.1 Gbps）

檢視全部顯示較少

對於 10 系列設備，使用帶有 Bitec FMC 子卡的單通道或雙通道收發器通道是否有要求？

是的。對於在早期版本的 Bitec FMC 子卡（修訂版 9 及更早版本）中使用/引用的 DisplayPort 設計，由於通道處的通道反轉和極性反轉，必須在 TX 和 RX 遵循以下連結中的引腳分配。

裝置	裝置零件編號	連結到針腳分配指南
Intel Stratix 10 裝置	1SG280HU1F50E2VGS1	Intel Stratix 10 FPGA 設計範例使用者指南
Intel Arria 10 設備	10AX115S2F45I1SG	Intel Arria 10 FPGA 設計範例使用者指南
Intel Cyclone 10 GX 裝置	10CX220YF780E5G	Intel Cyclone 10 GX FPGA 設計範例使用者指南

檢視全部顯示較少

如何創建僅限 DisplayPort TX 或僅限 RX 的設計？

在《 DisplayPort Intel® Arria 10 FPGA IP 設計範例使用者指南》中找到建立僅限 DisplayPort TX 或僅限 RX 設計的一般準則。或者，有關僅限 DisplayPort TX 設計的更詳細說明，請參閱 AN 883： Intel Arria 10 DisplayPort TX 設計使用者指南。

4. 設計範例

Intel Arria 10 台設備

5. 調試

如何調試我的 DisplayPort 設計？

在開發工具包板載使用者LED上監控鏈接訓練完成狀態、連結速率和通道數。

DisplayPort Intel® Stratix® 10 FPGA IP 設計範例使用者指南

通過Nios II終端監控鏈路訓練的視頻主流屬性（MSA）信息和輔助通道流量。

計算所需的視頻解析度頻寬及其恢復頻率。

Intel DisplayPort 頻寬與 PCR 計算機

翻譯 DisplayPort 鏈接訓練輔助事務

Intel® DisplayPort 鏈接訓練輔助翻譯工具

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。查看這個頁面的英文版。

選擇您的語言

使用 Intel.com 搜尋功能

快速連結

最近的搜尋

進階搜尋

僅在以下條件搜尋：

DisplayPort IP 支援中心

1. 裝置和IP的選擇

DisplayPort IP 支援哪些功能？

我應該使用哪個Intel® FPGA裝置系列？

什麼是 DisplayPort Intel FPGA IP 核心FPGA資源利用率？

2. 設計流程與IP整合

有哪些與 DisplayPort 相關的資訊和可用檔？

如何產生 DisplayPort IP 核心？

Intel Quartus生成的 DisplayPort 設計範例支援哪些內容？

如何生成Intel Quartus DisplayPort 設計範例？

如何編譯和測試我的設計？

如何執行 DisplayPort 功能模擬？

哪裡可以找到時鐘恢復核心的相關信息？

在哪裡可以找到有關 DisplayPort Link 訓練流程的資訊？

在哪裡可以找到有關 DisplayPort API 參考和 DPCD 信息的資訊？

3. 電路板設計和電源管理

Pin 連接指南

示意圖審查

電路板設計指南

電源管理

熱功率管理

電源排序

我的設計需要 Bitec FMC 子卡。我該如何選擇它們？

對於 10 系列設備，使用帶有 Bitec FMC 子卡的單通道或雙通道收發器通道是否有要求？

如何創建僅限 DisplayPort TX 或僅限 RX 的設計？

4. 設計範例

5. 調試

如何調試我的 DisplayPort 設計？