外部記憶體介面IP支援中心

介紹

外部記憶體介面 （EMIF） 支援頁面將説明您找到有關 Agilex™ 7、Stratix® 10、Arria® 10 和 Cyclone® 10 FPGAs 有關如何規劃、設計、實現和驗證外部記憶體介面的資訊。您還可以在此頁面上找到調試、培訓和其他資源材料。

此頁面旨在從頭到尾引導您完成設計過程。

如需其他FPGAs的支持資源，請在以下連結中搜尋： Agilex™ 7 FPGA介面協議設計歷程、 FPGA檔、 訓練課程、 影片、 設計範例和 知識庫。

1. 裝置選擇

如何選擇設備？

有兩個工具可幫助您根據記憶體需求選擇Intel® FPGA：

如何選擇外部記憶體智慧財產權 （IP）？

若要瞭解可用的各種記憶體智慧財產 （IP），請參閱以下在線訓練課程：

2. 使用者指南和文件

3. EMIF IP 生成

在哪裡可以找到有關EMIF IP 的資訊？

有關外部記憶體介面 （EMIF） 智慧財產 （IP） 的資訊，請參閱以下外部記憶體介面IP使用者指南：

• 請參閱“使用者指南”部分

如何生成EMIF IP？

有關外部記憶體介面 （EMIF） 智慧財產 （IP） 參數的詳細資訊，請參閱以下 EMIF IP 使用者指南中的以下特定於協定的部分：

如何執行功能模擬？

有關模擬外部記憶體介面 （EMIF） 智慧財產 （IP） 的詳細資訊，請參閱 EMIF IP 使用者指南中的以下部分：

• Agilex™ 7 F & I 系列 FPGA EMIF IP – 模擬記憶體 IP
• Agilex™ 7 M 系列FPGA EMIF IP – 模擬記憶體 IP
• Agilex™ 5 FPGA EMIF IP – 模擬記憶體 IP
• Stratix® 10 模擬記憶體 IP
• Stratix® 10 MX 模擬 HBM2 IP
• Arria® 10 模擬記憶體IP
• Cyclone® 10 模擬記憶體IP

有關如何生成EMIF模擬設計示例以及如何使用ModelSim*-Intel FPGA模擬軟體運行仿真的說明，請參閱EMIF IP設計範例使用者指南中的以下部分：

• Agilex™ 7 FPGA - 生成用於仿真的 EMIF 設計範例
• Stratix® 10 生成用於仿真的 EMIF 設計實例
• Arria® 10 生成用於仿真的 EMIF 設計實例
• Cyclone® 10 生成用於仿真的 EMIF 設計實例

有關如何驗證EMIF設計的資訊，請參閱「驗證記憶體介面IP」課程的「培訓課程和視頻」 部分。

在哪裡可以找到有關FPGA資源和引腳放置的資訊？

有關詳細的外部記憶體介面 （EMIF） 引腳資訊，請參閱以下 EMIF 智慧財產權 （IP） 使用者指南中的以下協定特定部分：

如需簡化的 I/O 放置，請參閱 Interface Planner，瞭解 Intel Quartus Prime Pro Edition 軟體中適用於 Arria® 10 和 Stratix® 10 FPGAs的易於使用的拖放工具。有關如何使用 Interface Planner 及其優點的資訊，請參閱以下影片：

• 介紹外部記憶體介面設計的藍圖平台設計器，第1部分（共2部分）
• 介紹外部記憶體介面設計的藍圖平台設計器第 2 部分（共 2 部分）

如需有關 Interface Planner 的資源位置分配的詳細資訊，請參閱以下在線培訓課程：

其他資源

什麼是乒乓球物理？

• Ping Pong PHY 允許兩個記憶體介面共用位址和命令總線。DDR3 和 DDR4 協定以及 Stratix® V、Arria® 10 和 Stratix® 10 FPGAs都支援此功能。有關乒乓PHY概念，其優點以及模擬結果分析的資訊，請參閱以下視頻：
  • DDR4 Ping Pong PHY 影片

在哪裡可以找到有關 PHYLite 的資訊？

• Phylite IP 可讓您建立適用於 Arria® 10 和 Stratix® 10 FPGAs 的自定義記憶體介面 PHY 區塊。有關 PHYLite IP 的詳細資訊，請參閱以下使用者指南：
  • 適用於並列介面的 PHY Lite Intel® FPGA IP使用者指南
• 有關如何根據不同的 DQ/DQS 組大小正確為 PHYLite 分配引腳排列的詳細資訊，請參閱以下視頻：
  • PHYLite 群組針腳放置影片 （注意：該影片也適用於 Stratix® 10 台裝置。）
• PHYLite IP 支援 Arria® 10 和 Stratix® 10 FPGAs 輸入和輸出緩衝器上的多種不同 I/O 標準和終端值。有關如何建立晶載終端 （OCT） 區塊以及如何將其與 PHYLite IP 中終止的 I/O 緩衝器相關聯的資訊，請參閱以下影片：
  • 如何在altera PHYLIte IP 中為校准終端IO緩衝器創建OCT區塊

4. 電路板設計與模擬

在哪裡可以找到主機板布局和設計的資訊？

如需詳細的外部記憶體介面 （EMIF） 板佈局和設計資訊，請參閱以下 EMIF 智慧財產權 （IP） 使用者指南中的以下協定特定部分：

如何執行電路板/通道模擬？

如需測量讀寫碼間干擾 （ISI） 和串擾、安排命令、尋址、控制和數據引腳以及 I/O 組放置限制的資訊，請參閱以下準則：

• Arria® 10 個裝置通道模擬準則
• 根據 DDRx 模擬指南計算通道損耗（注意：Arria® 10 通道準則也適用於 Stratix® 10 裝置）

如何計算電路板偏移和通道損耗？

在哪裡可以找到有關時序收斂的資訊？

有關外部記憶體介面 （EMIF） 時序收斂的資訊，請參閱 EMIF 智慧財產權 （IP） 使用者指南中的以下部分：

• Agilex™ 7 F & I 系列 FPGA EMIF IP 時序收斂
• Agilex™ 7 M 系列 EMIF IP 時序收斂
• Agilex™ 5 裝置 EMIF IP 時序收斂
• Stratix® 10 EMIF IP 時序收斂
• Arria® 10 EMIF IP 時序收斂
• Cyclone® 10 EMIF IP 時序收斂

5. 調試

如何調試外部記憶體介面設計？

有關調試外部記憶體介面 （EMIF） 智慧財產 （IP） 的資訊，請參閱《EMIF IP 使用者指南》中的以下部分：

• Agilex™ 7 裝置 - EMIF IP 偵錯
  
  • Agilex™ 7 裝置 - EMIF 自我調試指南工具
• Stratix® 10 EMIF IP調試
  • Stratix® 10 - EMIF IP 自我調試指南工具
• Arria® 10 EMIF IP調試
• Cyclone® 10 EMIF IP調試

如何使用 EMIF 調試工具包？

有關如何菊花鏈式多個記憶體介面以與EMIF調試工具包相容的逐步說明，請參閱以下使用者指南：

• 調試多個記憶體介面指南

EMIF調試工具組中的讀/寫二維眼圖功能可為每個數據引腳生成讀寫眼圖。有關 EMIF IP 生成過程中重要基準電壓源參數以及如何使用 2-D 眼圖功能的資訊，請參閱以下視頻：

• Arria® 10 外部記憶體介面讀寫二維眼圖

流量生成器 2.0 允許您通過可自定義的流量和測試模式測試和調試外部記憶體介面。有關如何使用流量生成器 2.0 功能的詳細資訊，請參閱以下指南和視頻：

• 流量生成器 2.0 指南
• 流量產生器 2.0 視頻（即將推出）

驅動程式裕量功能可讓您在使用者模式流量期間捕獲每個針腳的讀寫邊距數據。如需驅動器裕量調節與校準餘量調節之間的差異資訊，以及如何使用驅動器餘量調節功能的說明，請參閱下列影片：

• 驅動程式邊距視訊 （第 1 部分）
• 驅動程式邊距視訊 （第 2 部分）

在哪裡可以找到有關優化控制器性能的資訊？

有關控制器性能和效率的資訊，請參閱外部記憶體介面 （EMIF） 智慧財產 （IP） 使用者指南中的以下部分：

• Agilex™ 優化控制器效能
• Stratix® 10 優化控制器性能
• Stratix® 10 HBM2 控制器效能
• Arria® 10 優化控制器性能
• Cyclone® 10 優化控制器性能

如何瞭解 EMIF 的已知問題？

有關EMIF IP的當前和已知問題的資訊，請參閱知識庫：

• Agilex™ 裝置的知識庫
• Stratix® 10 台設備的知識庫
• Arria® 10 台設備的知識庫
• Cyclone® 10 台設備的知識庫

6. 培訓課程和快速視頻

訓練課程

Agilex™ 7 裝置

• Agilex™ 7 FPGAs F 和 I 系列記憶體介面簡介
• Agilex™ 7 FPGAs F 和 I 系列的記憶體介面整合
• 驗證 Agilex™ 7 FPGAs F 和 I 系列中的記憶體介面
• Agilex™ 7 FPGAs F 和 I 系列記憶體介面的晶片上調試

Arria® 10 和 Stratix® 10 台設備

• Intel® FPGA裝置中的記憶體介面IP簡介
• 在Intel® FPGA裝置中整合記憶體介面IP
• 驗證Intel® FPGA裝置中的記憶體介面IP
• Intel® FPGA裝置記憶體介面 IP 的片上除錯
• Stratix® 10 MX 裝置中的高頻寬記憶體 （HBM2） 介面：實作

快速視頻

• DDR4 Ping-Pong Phy（支持的裝置有 Stratix® V、Arria® 10 和 Stratix® 10）
  
• 介紹外部記憶體介面設計的藍圖平台設計器，第1部分（共2部分）
• 介紹用於外部記憶體介面設計的藍圖平台設計器，第2部分（共2部分）
• Intel FPGA外部記憶體介面封裝糾偏
• Arria® 10 EMIF IP 的主機板時序
• 在 Arria® 10 外部記憶體介面中實現過度約束
• 自動檢查Intel® FPGA外部記憶體介面主板佈局指南
• 如何為 Arria® 10 開發工具包構建 EMIF 設計RLDRAM3並使用 EMIF 工具組測試校準狀態
• Arria® 10 外部記憶體介面工具包
• Arria® 10 EMIF示例流量生成器
• 使用軟Nios®處理器調試Arria® 10 個外部記憶體介面

其他檔

按產品生命週期階段分類的FPGA裝置和產品系列的完整清單。

• Intel® FPGA裝置和產品支援集合

其他推薦使用者指南

有關外部記憶體介面 （EMIF） 智慧財產 （IP） 的資訊，請參閱以下 EMIF IP 使用者指南：

• 外部記憶體介面 Stratix® 10 FPGA IP 使用者指南
• 高頻寬記憶體（HBM2）介面Intel® FPGA IP使用者指南
• Arria® 10 外部記憶體介面 IP 使用者指南
• Cyclone® 10 個外部記憶體介面 IP 使用者指南
• 適用於並列介面 Intel® FPGA IP Core 的 PHY Lite 使用者指南

外部記憶體介面的其他培訓課程

• Intel® FPGA Technical Training目錄