簡介
這個例子是基於網路的電路板更新入口網站 （BUP），其中包含一個Nios® II處理器和一個三倍速乙太網路媒體存取控制 （MAC） 功能。該設計範例在搭載 EPCQ 快閃記憶體Nios II 10 GX FPGAs利用 EPCQ 快閃記憶體的系統中實現了基本的遠端配置功能Intel® Arria®。該設計可以從任何DHCP伺服器獲取IP位址，並從板上的快閃記憶體向同一網路上的任何主機提供網頁。此外，此設計支援靜態 IP 位址，在將設計載入到 EPCQ 快閃記憶體之前，開發人員必須手動插入所需的設計。該網頁允許您上傳使用者硬體和軟體的新設計圖像。此外，您還可以通過網頁觸發從原廠映像到使用者映射的重新配置。
IP 核心數
(36)
| IP 核心 | IP 核心類別 |
|---|---|
| Avalon-ST Adapter | QsysInterconnect |
| Avalon-ST Timing Adapter | QsysInterconnect |
| PIO (Parallel I/O) | Other |
| Nios II Gen2 Processor | NiosII |
| Nios II Gen2 Processor Unit | NiosII |
| On-Chip Memory (RAM or ROM) | OnChipMemory |
| Altera Serial Flash Controller | Flash |
| Altera ASMI Parallel | ConfigurationProgramming |
| Altera EPCQ Serial Flash controller core | ConfigurationProgramming |
| Interval Timer | Peripherals |
| Altera IOPLL | ClocksPLLsResets |
| IRQ Mapper | QsysInterconnect |
| IRQ Clock Crosser | QsysInterconnect |
| JTAG UART | ConfigurationProgramming |
| MM Interconnect | QsysInterconnect |
| Avalon-ST Error Adapter | QsysInterconnect |
| Memory-Mapped Demultiplexer | QsysInterconnect |
| Memory-Mapped Multiplexer | QsysInterconnect |
| Avalon-MM Master Agent | QsysInterconnect |
| Avalon-MM Master Translator | QsysInterconnect |
| Avalon-MM Slave Agent | QsysInterconnect |
| Avalon-ST Single Clock FIFO | QsysInterconnect |
| Avalon-MM Slave Translator | QsysInterconnect |
| Avalon-ST Handshake Clock Crosser | QsysInterconnect |
| Memory-Mapped Burst Adapter | QsysInterconnect |
| Memory-Mapped Router | QsysInterconnect |
| Memory-Mapped Traffic Limiter | QsysInterconnect |
| Avalon-MM Pipeline Bridge | QsysInterconnect |
| Reset Controller | QsysInterconnect |
| Altera Remote Update | ConfigurationProgramming |
| Altera Remote Update Core | ConfigurationProgramming |
| Scatter-Gather DMA Controller | BridgesAndAdaptors |
| System ID Peripheral | Other |
| Triple-Speed Ethernet | Ethernet |
| Altera LVDS SERDES | Other |
| altera_lvds_core20 | Other |
詳細說明
在 Quartus Prime 軟體 GUI（版本 14.1 及更高版本）中準備設計範本
注： 下載設計範例後，必須準備設計範本。您下載的檔為 <project>.par 檔的形式，其中包含設計檔的壓縮版本（類似于 .qar 檔）和描述專案的中繼資料。這些資訊的組合構成了一個<專案>.par檔。在 16.0 或更高版本中，您只需按兩下 <project>.par 檔，Quartus 就會啟動該專案。
啟動專案範本的第二種方法是通過新建專案嚮導（檔 ->新建專案嚮導）。在第一個面板上輸入專案名稱和資料夾後，第二個面板將要求您指定一個空的專案或專案範本。選擇專案範本。您將看到您之前載入的設計範本專案清單，以及包含各種開發工具組的引腳排列和設置的各種「基線引腳排列設計」。如果您沒有在清單中看到您的設計範本，請按一下下面圈出的「安裝設計範本」連結：
流覽到您下載的 <project>.par 檔，按一下下一步，然後按一下完成，您的設計範本將安裝並顯示在 Quartus 的「專案導航器」窗格中。
注意：當設計作為設計範本存儲在設計商店中時，之前已針對所述版本的 Quartus 軟體進行迴歸測試。回歸可確保設計範本通過 Quartus 設計流程中的分析/合成/裝配/裝配步驟。
在 Quartus Prime 軟體命令列中準備設計範本
在命令列中，鍵入以下命令：
quartus_sh --platform_install -package <project directory>/<project>.par
完成此過程後，鍵入：
quartus_sh --平臺名稱 <專案>
注意：
* ACDS版本：16.1.0標準版