Intel® Stratix® 10 FPGA – 郵箱用戶端Intel FPGA IP核心（QSPI 快閃記憶體訪問和遠端系統更新）設計範例

郵箱用戶端Intel FPGA IP是主機和安全裝置管理員 （SDM） 之間的橋樑 您可以使用郵箱用戶端Intel FPGA IP從 SDM 週邊用戶端發送命令和接收狀態。郵箱用戶端Intel FPGA IP是必須連接到 Avalon-MM 主Avalon®記憶體映射 （Avalon-MM） 從屬元件。

在此參考設計中，JTAG 到 Avalon 主機充當連接到郵箱用戶端Intel FPGA IP核心的主控制器。JTAG 到Avalon主橋接器 IP 將從系統主控台接收的命令轉換為郵箱用戶端Intel FPGA IP核心所需的 Avalon-MM 格式。郵箱用戶端Intel FPGA IP：驅動命令並從 SDM 接收回應。

rsu1.tcl 腳本提供了執行 SDM 支援的可用命令功能的示例。您可以通過Intel Quartus® Prime軟體的系統主控台運行rsu1.tcl腳本中提供的功能，以執行以下操作：

• 讀取FPGA識別碼
• 讀取FPGA晶片 ID
• QPSI 快閃記憶體存取作業，例如使用 .rpd 檔程式化 QSPI 快閃記憶體。
• 遠端系統更新 （RSU） 操作，例如讀取 RSU 狀態和從資料來源（可以是應用程式映射或工廠映射）觸發重新配置。

在 Quartus Prime 軟體 GUI（版本 14.1 及更高版本）中準備設計範本

注： 下載設計範例後，必須準備設計範本。您下載的檔為 <project>.par 檔的形式，其中包含設計檔的壓縮版本（類似于 .qar 檔）和描述專案的中繼資料。這些資訊的組合構成了一個<專案>.par檔。在 16.0 或更高版本中，您只需按兩下 <project>.par 檔，Quartus 就會啟動該專案。

啟動專案範本的第二種方法是通過新建專案嚮導（檔 ->新建專案嚮導）。在第一個面板上輸入專案名稱和資料夾後，第二個面板將要求您指定一個空的專案或專案範本。選擇專案範本。您將看到您之前載入的設計範本專案清單，以及包含各種開發工具組的引腳排列和設置的各種「基線引腳排列設計」。如果您沒有在清單中看到您的設計範本，請按一下下面圈出的「安裝設計範本」連結：

流覽到您下載的 <project>.par 檔，按一下下一步，然後按一下完成，您的設計範本將安裝並顯示在 Quartus 的「專案導航器」窗格中。

注意：當設計作為設計範本存儲在設計商店中時，之前已針對所述版本的 Quartus 軟體進行迴歸測試。回歸可確保設計範本通過 Quartus 設計流程中的分析/合成/裝配/裝配步驟。

在 Quartus Prime 軟體命令列中準備設計範本

在命令列中，鍵入以下命令：

quartus_sh --platform_install -package <project directory>/<project>.par

完成此過程後，鍵入：

quartus_sh --平臺名稱 <專案>