Intel Agilex® 7 FPGA – 使用具有 Avalon® 串流介面的郵箱用戶端讀取晶片 ID Intel® FPGA IP設計範例

Intel Agilex® 7 FPGA – 使用具有 Avalon® 串流介面的郵箱用戶端讀取晶片 ID Intel® FPGA IP設計範例

763981
12/18/2022

簡介

此設計範例展示了使用Intel Agilex® 7 FPGA開發工具組的 Avalon® 串流介面Intel® FPGA IP的晶片 ID 讀取功能。晶片 ID 讀取功能在 Verilog 中實現，並與與快閃記憶體通信的 IP 連接。

開發套件

Intel® Agilex™ F 系列 Transceiver-SoC 開發套件 DK-SI-AGF014E3ES

設計詳細資訊

裝置系列

Intel® Agilex™ 7 FPGA 與 SoC FPGA F 系列
Quartus 版本

Intel® Quartus® Prime Pro Edition 軟體
Quartus 版本

22.4
其他標籤

Validated in Quartus and Board
IP 核心數 (3)
IP 核心 IP 核心類別
Mailbox Client with Avalon Streaming Interface Intel FPGA IP Other
Reset Release Intel FPGA IP Other
In-System Sources & Probes Intel FPGA IP Other

詳細說明

在Intel Agilex 7 FPGAs中，不再提供用於讀取晶片 ID 的 IP。因此，必須創建自訂邏輯並將其連接到郵箱Avalon®ST用戶端Intel FPGA IP以執行晶片ID讀取。此參考設計指出了郵箱Avalon® ST 用戶端Intel FPGA IP的使用方式，以執行晶片 ID 讀取。本教程使用信號選擇進行演示。

開發套件

Intel® Agilex™ F 系列 Transceiver-SoC 開發套件 DK-SI-AGF014E3ES

設計詳細資訊

裝置系列

Intel® Agilex™ 7 FPGA 與 SoC FPGA F 系列
Quartus 版本

Intel® Quartus® Prime Pro Edition 軟體
Quartus 版本

22.4
其他標籤

Validated in Quartus and Board