簡介
此設計使用 Agilex™ 7 FPGA F 系列開發工具包的 Nios® V/g 處理器的自定義指令功能，演示了迴圈冗餘檢查 （CRC） 演算法。
IP 核心數
(5)
| IP 核心 | IP 核心類別 |
|---|---|
| NIOS V/g soft processor core | Embedded Processor |
| On Chip RAM | Other |
| JTAG UART | Other |
| Custom PE CRC | Other |
| In-System Sources & Probes Intel FPGA IP | Debug |
詳細說明
執行 CRC 演演算法的處理引擎 （PE） 使用自訂指令介面連接到 Nios® V/g 處理器。當前版本的 Nios® V/g 處理器自訂指令介面支援高達 32 位的操作。
有關設計的詳細資訊，請參閱文檔。
在 Quartus Prime 軟體 GUI 中準備設計範本
注： 下載設計範例后，必須準備設計範本。您下載的檔為 <project>.par 檔的形式，其中包含設計檔的壓縮版本（類似於 .qar 檔）和描述專案的元數據。這些資訊的組合構成了一個<專案>.par檔。您只需按兩下 <project>.par 檔，Quartus 就會啟動該專案。