Intel® Arria® 10 FPGA - 適用於 Nios® V/m 處理器的簡易插槽伺服器設計

Intel® Arria® 10 FPGA - 適用於 Nios® V/m 處理器的簡易插槽伺服器設計

791231
8/31/2023

簡介

此示例設計演示了與開發主機上的 telnet 用戶端的通信。

設計詳細資訊

裝置系列

Intel® Arria® 10 SX 660 FPGA 10AS066N3F40E2SG

Quartus 版本

Intel® Quartus® Prime Pro Edition 軟體

Quartus 版本

23.3

其他標籤

Validated in Quartus and Board

IP 核心數 (3)
IP 核心 IP 核心類別
Nios V/m Processor Intel FPGA IP EmbeddedProcessor
Triple-Speed Ethernet Intel FPGA IP Ethernet
Transceiver ATX PLL Intel Arria 10/Cyclone 10 FPGA IP TransceiverPLL

詳細說明

telnet 用戶端以一個簡單的 TCP/IP 套接字伺服器為例,提供了一種透過 TCP/IP 套接字向開發板上運行的乙太網連接 μC/TCP-IP 發出命令的便捷方式。套接字伺服器範例接收通過 TCP/IP 連接發送的命令,並根據命令打開和關閉 LED。該示例包含一個套接字伺服器任務,該任務偵聽 TCP/IP 埠上的命令,並將這些命令調度到一組 LED 管理任務。



有關設計的詳細資訊,請參閱文檔。

在 Quartus Prime 軟體 GUI 中準備設計範本

注: 下載設計範例后,必須準備設計範本。您下載的檔為 <project>.par 檔的形式,其中包含設計檔的壓縮版本(類似於 .qar 檔)和描述專案的元數據。這些資訊的組合構成了一個<專案>.par檔。您只需按兩下 <project>.par 檔,Quartus 就會啟動該專案。有關設計的詳細資訊,請參閱文檔。

設計詳細資訊

裝置系列

Intel® Arria® 10 SX 660 FPGA 10AS066N3F40E2SG

Quartus 版本

Intel® Quartus® Prime Pro Edition 軟體

Quartus 版本

23.3

其他標籤

Validated in Quartus and Board