概述
FPGA設計容易遭設計竊竊，因為可輕鬆擷取和複製組態位流。FPGAs更容易被整套設計進行氯化，而非智慧財產權 （IP） 遭竊，因為從位元流擷取 IP 幾乎是不可能的。為了保護組態位元流，一些FPGAs現在能夠加密位元流。然而，由於製造過程中在FPGA中程式設計加密金鑰的額外步驟，加密組態位元流的成本相當高。對於高容量的應用程式，使用安全性配套晶片的成本效益要高許多。
此參考設計提供了一個解決方案，可協助保護FPGA設計免于被覆制。此解決方案採用「識別、朋友或敵方」（IFF） 設計安全方法，在雜湊演算法運算與FPGA與安全記憶體裝置相符之前，在FPGA中停用設計，因此即使擷取組態資料位流，設計仍保持安全。
特徵
- 雜湊演算法 （SHA-1） 加密核心