IEEE 1532 程式設計
IEEE 1532 在系統可程式設計性 (ISP) 標準旨在簡化對 ISP 設備的製造支援。IEEE 1532 規範支援對多個器件進行併發系統程式設計,從而最大限度地縮短了生產程式設計時間。該標準以1149.1 JTAG邊界掃描架構標準為基礎,通過解決晶元和軟體問題來創建簡化和同構的ISP環境。該標準指定了一個通用軟體平臺,用於對各種設備類型進行程式設計,包括儲存設備和可程式設計邏輯器件(PLD)。它為系統板上所有符合 IEEE 1532 標準的元件提供通用程式設計操作。
IEEE 1532 標準是對 JEDEC 批准的 Jam 標準測試和程式設計語言 (STAPL) 的補充。IEEE 1532 標準是一種硬體標準,用於定義每個設備的實際 ISP 演算法,而 Jam STAPL 是一種軟體標準,用於定義存儲設備鏈程式設計資訊的檔案格式。
相關文件
- 一個 39: IEEE 1149.1 (JTAG) 邊界掃描測試在英特爾® FPGA 設備 ›
- MAX® II 手冊的JTAG 和在系統可程式設計性章節 ›
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。