被動序列組態
被動序列 (PS) 組態可使用Intel® FPGA下載纜線、Intel FPGA配置裝置或智慧主機(例如微處理器)執行。在 PS 設定期間,資料會從設定裝置、快閃記憶體或其他儲存裝置傳輸到 DATA0 針腳上的Intel FPGA裝置。此組態資料被鎖定在 DCLK 崛起邊緣的FPGA。組態資料會以每頻率週期一位的速度傳輸。
如需詳細資訊,請參閱 組態手冊中相關Intel FPGA裝置的 組態章節。
設定方法
- 使用處理器做為外部主機
- 使用 MAX® 系列 CPLD 作為外部主機
嵌入式解決方案
- MicroBlaster™ 軟體驅動程式
- 可攜式軟體驅動程式,用於透過 PS 介面設定FPGA
- 使用 ByteBlaster™ II 或 ByteBlasterMV™ 下載纜線在電腦上工作
- 可移植至嵌入式系統或其他平臺的原始碼
- MicroBlaster 嵌入式版本
- 請參閱ColdBlaster 開發主機板白皮書上的「實施 MicroBlaster 組態」
- 可移植至嵌入式或其他平臺的原始碼
使用者指南
- 平行快閃載入Intel® FPGA IP使用指南
- 透過 JTAG 介面和邏輯來程式化 CFI 快閃記憶體裝置的方法,以控制從快閃記憶體裝置到FPGA
參考設計
- 使用快閃記憶體白皮書MAX系列設定控制器
- 使用MAX或MAX® II 裝置作為配置控制器,從快閃記憶體中設定 Intel FPGAs
- Verilog 和 VHDL 中的原始碼
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。