此設計範例顯示使用硬體加速的檢查元件來計算記憶體中資料緩衝區之檢查值。檢查加速器由三個子元件組成：
- 檢查值計算機
- 閱讀主機
- 檢查控制器
圖 1：檢查值加速器區塊圖
所有元件都包含Avalon®介面，並且可以相互連接以形成檢查值加速器。您可以用另一個功能上相同的元件替換任何元件。舉例來說，您可以用自行執行的狀態機器取代控制器元件。
在此範例中，控制器已連接到Nios II處理器。處理器將記憶體緩衝區的基本位址和資料長度傳達給控制器元件。讀取主機知道此資訊後，會持續讀取記憶體中的資料，並將其傳遞至檢查值運算的檢查值計算機。
當在所有資料上執行檢查值計算時，計算機會向控制器發出有效的訊號以及檢查結果。然後，控制器會在狀態收銀器中設定 DONE 位，並且確認中斷訊號。只有在確定 DONE 位和岔斷訊號時，您才應該讀取控制器的結果。
此加速器元件同時支援 32 位與 64 位資料檢查值的計算。與軟體檢查值相比，硬體加速檢查值實作的加速規格為 32 位資料最高可達 30，64 位資料則最高可達 60。
此設計範例的目標物件為 Nios II 嵌入式評估套件 （NEEK），Cyclone III 版。
硬體設計規格
設計包含下列元件：
- Nios II處理器（Nios II/f 高速核心）
- DDR SDRAM 高效能控制器
- Avalon記憶體對映管線橋接器
- 效能計數器
- 間隔計時器
- 按鈕平行 I/O （PIO）
- LED PIO
- JTAG-UART
- 系統識別 （ID） 周邊裝置
- 檢查控制器
- 檢查值計算機
- 閱讀主機
使用此設計範例
若要執行此範例，請下載 altera_avalon_checksum_de.zip 並將其解壓縮到您的硬碟機。然後，按照 .zip 檔案中所找到的 readme.doc 中的說明操作。
此設計之使用受 Intel®設計範例授權協定的條款與細則約束，並受此約束。