這個範例展示了如何使用 Intel® FPGA DSP Builder Advanced Blockset （DSPB-AB） 來執行基於 Farrow 結構的多通道樣本率轉換篩選器。
樣本率轉換具有多種應用，例如無線通訊、醫療影像和軍事應用。Farrow 重新取樣濾波器沒有執行多相分解，而是使用低階多面體來實現相同的功能，因此可大幅節省邏輯成本。處理多個通道或多個平行資料路徑尤其有效率，因為所有通道或資料路徑都需要相同的篩選係數。
在此範例中，我們使用 DSPB-AB 原始模組建立 Farrow 樣本率轉換篩選器。特別是，我們展示如何利用 DSPB-AB 的折迭功能。DSPB-AB 的折迭功能會根據使用者指定的系統參數自動實現資源分享與硬體重新使用。
Farrow 篩選器的功能區塊圖會顯示在 圖 1 中。所有模組均使用 DSPB-AB 中的原始模組進行設計。
符號 r 用於量化目前輸入與所需輸出樣品之間的採樣相差。值在 0 到 1 之間標準化。針對每個輸出樣品，您可以使用下列公式計算 r：
r = （Output_time – Input_time）* Input_Sampling_Frequency
在此示範中，我們使用重複演算法來計算每個輸出樣本的 r：
公式
其中 n 是表示樣本數量或獨立時間戳記的整數。C1 定義為反轉速率變更規格的一小部分
和
特徵
此示範具有下列功能：
- 支援破除與插值。
- 支援幾乎所有的樣品率變更規格
- 支援最多 16 個通道，不過您可以輕鬆修改設計以支援更多通道
- 透過設定腳本支援參數化
- 透過延長水龍頭延遲線的長度，支援輕鬆修改重新取樣濾波器 （polynomial） 順序
- 提供初始化和模擬後腳本，以設定參數並比較和檢查輸出
- 支援自動折迭，可在倍增器、附加器和其他硬體資源上進行時序多工處理
注意 1： 對於版本 9.1，設計要求FPGA頻率速率是輸入樣本速率和輸出樣本速率的整數倍。在未來的版本中，輸出樣本速率無須分割FPGA頻率率。因此，理論上也可以支援大幅降低取樣率的變動。它支援的不同樣品率沒有結構變更。
注意 2： 所有通道應透過一個資料路徑處理（即 DSPB-AB 設計中的單一電線）。如果您有大量的通道，則應該提高FPGA頻率速率，這樣您就不必將資料通道分割到多個平行資料路徑上。若要支援多條電線或多條資料路徑，您需要修改此範例未涵蓋的資料對齊區塊。
如需在 DSPB-AB 中設計重新取樣濾波器的詳細資訊，請參閱623：使用 DSP Builder Advanced Blockset 實施重新取樣濾波器 （PDF）。
下載此範例中使用的檔案：
.zip 下載中的檔案包括：
- farrowm.mdl-DSPB-AB 設計檔案，用於多通道 Farrow 樣品率變更篩選器
- setup_farrowm.m-MATLAB* 腳本，以設定farrow.mdl的初始化和參數
- stop_farrowm.m──MATLAB 腳本繪製 Farrow 重新取樣濾波輸出，並與輸入波形進行比較
如需此設計範例中使用的相關功能的詳細資訊，請前往：