電源完整性
適當的旁路和去耦技術可提高電源信號的整體完整性,這對於可靠的設計操作非常重要。隨著電源電流要求的增加以及從電源到負載點(通常是FPGA或CPLD器件)的距離的增加,這些技術變得更加重要。設計人員應考慮的旁路和去耦技術類型取決於系統設計和電路板要求。
當輸出緩衝器改變狀態時,例如,將輸出引腳從邏輯高電平驅動到邏輯低電平,輸出結構會暫時在結構上呈現一條從電源軌到地的低阻抗路徑。這種輸出轉換導致輸出充電或放電,要求輸出負載上的電流必須立即可用才能達到所需的電壓水準。旁路電容器本地提供該電流瞬變所需的存儲能量。
該儲能系統的瞬態回應必須覆蓋較大的頻率和負載範圍。因此,存儲系統應由各種類型的電容器組成。具有低串聯電感的小型電容器可以為高頻轉換提供快速電流。大型電容器在高頻電容器耗盡其能量存儲後繼續提供電流。圖1所示為專為大頻率和負載範圍而設計的典型儲能系統。典型設計需要頻率範圍為 1 KHz 至 500 MHz 的電容器,分佈在三個範圍內:
- 0.001 至 0.1 μF
- 47 至 100 μF
- 470 到 3,300 μF
圖 1.典型的儲能系統。
器件中使用的邏輯量和輸出開關要求定義了去耦要求。隨著 I/O 引腳數量和引腳上容性負載的增加,需要額外的去耦電容。設計人員應盡可能多地在VCCINT、V CCIO和接地引腳/平面上添加0.2 μF電源去 耦電容。理想情況下,這些小電容器應盡可能靠近器件。設計人員可以使用一個0.2μF電容去耦每個VCCINT或VCCIO和接地引腳對。如果設計使用高密度封裝,如球柵陣列(BGA)封裝,則可能難以在每個VCCINT / VCCIO和接地引腳對中使用一個去耦電容。在這種情況下,設計人員會盡一切努力使用佈局允許的盡可能多的去耦電容。去耦電容器應具有良好的頻率回應,例如單片陶瓷電容器。
電容器選擇和放置
正確的位置和位置對於高頻電容器(0.001至0.1 μF低電感陶瓷晶元)非常重要。設計人員應盡可能減小走線長度,以降低從電容器端子到器件電源引腳的路徑中的電感。這包括穿過固體接地層或電源層(VCCINT 或VCCIO)的路徑,其中一英寸實心銅平面的電感約為1 nH。旁路電容通孔應直接布設到地、VCCINT或 VCCIO 平面。其他電容器類型(47 至 100 μF 中頻電容器和 470 至 3,300 μF 低頻電容器)稱為"大容量"電容,可安裝在電路板上的任何位置。然而,設計人員應將大容量電容定位在盡可能靠近器件的位置。將 VCCINT 或 VCCIO 高頻旁路電容器放置在 PCB 上相關 VCCINT 或 VCCIO 引腳的一釐米範圍內。VCCINT 或 VCCIO 中頻旁路電容器應放置在 VCCINT 或 VCCIO 引腳的 3 cm 範圍內。
VCCINT 旁路電容
在Stratix® II的情況下,不同架構特徵中的單個邏輯陣列結構在非常短的時間內(<50 ps)傳導非常小的電流(皮安或更小)。雖然這些電流很小,但當在整個器件上加起來時,它們加起來可以達到幾安培的電流。考慮到這些微小的電流轉換每秒可能發生數億次,以及存在數百萬個執行這些轉換的單個開關,旁路電容器的計算基於平均儲能要求。高頻電容值可以用以下公式近似計算:
邏輯陣列功率 = × VCCINT2 ×時鐘頻率的等效開關邏輯陣列電容
或
等效開關邏輯陣列電容 = (邏輯陣列功率) / (VCCINT2 × 時鐘頻率)
等效開關邏輯陣列電容是由 VCCINT供電的整個 Stratix II 邏輯陣列的等效開關電容。為了降低電源雜訊,VCCINT 電源旁路電容必須明顯大於等效的開關邏輯陣列電容。高頻旁路電容應比等效開關邏輯陣列電容大25~100倍。因數為 50 將導致 VCCINT的 2% 變異。
高頻旁路電容 = <25 至 100> × 等效開關邏輯陣列電容
每個 VCCINT 和接地引腳對應具有一個高頻旁路電容器。要確定每個高頻旁路電容的最佳尺寸,請將總高頻旁路電容除以器件上的 VCCINT 引腳數,然後向上捨入到下一個常用值。因此,每個高頻VCCINT 電容器的最小尺寸為:
請考慮以下範例:
- 設備 VCCINT 功率 = 5 W
- VCCINT = 1.2 V
- 系統時鐘頻率 = 150 MHz
- 高頻旁路電容乘法器 = 50
- 器件 VCCINT 引腳數 = 36
電容尺寸應至少為0.032 μF。鑒於這個例子,設計人員應該選擇至少這麼大的單個高頻電容器。
中頻電容器應為47 μF至100 μF的鉭電容器。如果沒有鉭,可以使用低電感鋁電解電容器。Stratix II器件需要至少四個中頻電容器安裝在器件3釐米範圍內。此外,PCB上至少需要一個低頻電容器(470 μF至3300 μF)。
VCCIO 旁路電容
與 VCCINT 注意事項類似,VCCIO 旁路要求也基於平均儲能要求。由FPGA或CPLD器件驅動的負載決定了等效開關電容的大小。由於不同的I/O組可以在不同的電壓和不同的開關頻率下工作,設計人員應考慮單獨旁路網路,使用下面的公式來確定高頻電容要求。
為了降低VCCIO 雜訊的量,旁路電容必須明顯大於總輸出負載電容。高頻旁路電容應為總負載電容的25~100倍。每個 VCCIO 和接地對應具有一個高頻旁路電容器,以便在元件具有較大電流消耗時提供即時電流需求。以下公式確定每個電容器的最佳尺寸:
請考慮以下範例:
- 負載數 = 40 個信號
- 平均負載值 = 10pF
- 高頻旁路電容乘法器 = 50
- 器件 VCCIO 引腳數 = 5
電容尺寸應為0.004 μF。鑒於這個例子,設計人員應該選擇至少這麼大的單個高頻電容器。應選擇下一個更大的可用電容尺寸(0.047 μF或0.01 μF)。
中頻電容器應為47 μF至100 μF的鉭電容器。每兩個 VCCIO 組需要一個中頻電容器。如果沒有鉭電容器,可以使用低電感鋁電解電容器。這些電容器應位於 VCCIO 引腳連接的 3 cm 範圍內。最後,每個VCCIO 電壓電平至少需要一個低頻電容器(470 μF至3,300 μF)。
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。