平臺設計師教學設計範例

平臺設計者 （原名 Qsys） 系統設計教學 （PDF）引導您以自上而下的方式建立記憶體測試器系統的程式。它引入了層級隔離和一般元件的新概念。它展示了新功能，例如將一般元件即時化為黑匣、檢查系統完整性與介面需求，以及同步Intel® Quartus® Prime Pro Edition 軟體與平臺設計師的裝置設定與智慧財產 （IP） 參考。

此設計可擴充，以測試任何Avalon®記憶體對應 （Avalon®-MM） 從屬介面，可進行讀寫訪問，讓您可以使用這個設計範例作為測試許多其他記憶體類型和介面的起點。

Qsys System Design Tutorial -Standard Edition （PDF）提供逐步說明，以在 Intel® Quartus® Prime 軟體中使用系統整合工具建立和驗證設計。這個設計範例包含設計記憶體測試器系統的元件。在教學中，您執行下列步驟：

• 使用系統整合工具中的元件建立記憶體測試器設計
• 以子系統層級建立設計
• 規劃FPGA並計算測試者報告的記憶體效率
• 使用匯流排功能模型 （BFM） 驗證模擬中的設計元件之一
• 使用系統主控台使用 JTAG 控制系統到 Avalon® MM 橋接器

軟體需求

此設計需要 Intel® Quartus® Prime 軟體，其中包括：

• Nios® II嵌入式設計套件
• ModelSim*-Intel® FPGA 或 Starter Edition 軟體

下載Intel® Quartus® Prime 標準版軟體

下載 Intel® Quartus® Prime Pro Edition 軟體

使用設計範例

• Intel® Arria® 10 FPGA （.zip） 的平臺設計者教學設計範例
  • ZIP 檔案包含所有必要的硬體和軟體檔案，以遵循 平臺設計者系統設計教學程式中的程式，以及完成的設計。設計目標 Intel® Arria® 10 GX FPGA開發工具組，並安裝了 DDR4 SDRAM 子卡。設計在 Intel® Quartus® Prime Pro Edition 軟體 v17.0 中測試。
• 適用于 Intel® Arria® 10 FPGA （.zip） 的 Qsys 教學設計範例
  • ZIP 檔案包含針對 10 GX FPGA開發工具組Intel® Arria®完成的設計，並安裝了 DDR4 SDRAM 子卡。設計經過Intel® Quartus® Prime 標準版軟體 v16.1 測試。
• Qsys 教學設計範例 （.zip）
  • ZIP 檔案包含所有必要的硬體和軟體檔案，以遵循 Qsys 系統設計教學程式中的程式，並使用設計範例。設計目標為下列開發工具組：
    • Nios® II嵌入式評估套件 （NEEK），Cyclone® III 版
    • Arria® II GX FPGA開發工具組
    • Stratix® IV GX FPGA開發工具組
  • 此設計中所含的 README 檔案提供如何將此設計移植到符合下列主機板需求的自訂主機板的說明：
    • Stratix、Cyclone 或 Arria® 系列FPGA
      • 可用的 12K 邏輯元素 （LEs） 或調適性查閱資料表 （ALUT）
      • 可用 128K 記憶體位
    • JTAG 程式設計纜線連線
    • 使用 Avalon®-MM 從機介面測試和記憶體控制器的外部記憶體

此設計的使用受 Intel 硬體參考設計授權協定的條款與細則管轄，並受其約束。

框圖

請參閱下面的區塊圖，以概覽範例中所包含的設計結構和系統元件或核心。