文章 ID: 000073790 內容類型: 疑難排解 最近查看日期: 2015 年 09 月 30 日

計時視訊輸出 （CVO） IP 核心是否支援 SDI 720p24 格式？

環境

  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 Altera®計時視訊輸出 （CVO） IP 核心不支援 SDI 720p24 格式。這是因為 SDI 720p24 格式的總水平線為 4125，超過了 CVO 支援的 4096 最大水平線。
    解決方法

    沒有更新 CVO IP 核心以支援 SDI 720p24 格式的計畫。

    然而，在 Quartus® 軟體的未來版本中，頻率視訊輸出 II （CVO II） IP 核心將支援此格式。

    相關產品

    本文章適用於 35 產品

    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Stratix® V GS FPGA
    Stratix® II GX FPGA
    Stratix® II FPGA
    Arria® V GX FPGA
    Stratix® V GT FPGA
    Intel® Arria® 10 GT FPGA
    Arria® V GT FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Intel® Arria® 10 GX FPGA
    Cyclone® V GT FPGA
    Cyclone® III FPGA
    Stratix® V GX FPGA
    Cyclone® IV GX FPGA
    Cyclone® II FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Stratix® V E FPGA
    Intel® Arria® 10 SX SoC FPGA
    Stratix® FPGAs
    Stratix® GX FPGA
    Arria® GX FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® IV E FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    Cyclone® FPGA
    Cyclone® III LS FPGA
    Stratix® IV E FPGA
    Cyclone® V E FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。