文章 ID: 000074074 內容類型: 疑難排解 最近查看日期: 2020 年 11 月 03 日

為什麼 eSRAM 的通道Intel® Stratix® 10 FPGA IP 無法退回正確的資料？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 晶載記憶體（RAM 或 ROM）Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    當 eSRAM Intel® Stratix®設計中包含 10 FPGA IP 時，您可能會在某些通道中看到錯誤的資料或所有「零」資料。

    解決方法

    若要解決此問題，請包括「重設發行Intel® FPGA IP」，並將「重設版本 Intel FPGA IP的nINIT_DONE 輸出訊號連接至 eSRAM® Intel Stratix 10 FPGA IP 的輸入訊號 c _sd_n_0。

     

    此資訊包含在 Intel Stratix 10 嵌入式記憶體使用指南中。

    相關產品

    本文章適用於 2 產品

    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。