文章 ID: 000074298 內容類型: 疑難排解 最近查看日期: 2011 年 09 月 14 日

降低列和行 I/O 的頻率速率規格

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    從 Quartus 開始。II 軟體版本 10.0 SP1, 列和行 I/O 的頻率速率規格降低 從 150MHz 到 133MHz,Cyclone IV 上全速率 DDR2 IP 核心 採用 vcc=1.0V 的 E I8L 裝置。如此減少規格 由於與最終定時模型相關的變更。

    此問題會影響所有組態。

    列和行 I/O 的最大頻率速率降低。

    解決方法

    請勿使用大於列和行 I/Os 的 IP 核心 在具備 vcc=1.0V 的 Cyclone IV E I8L 裝置上,全速率模式為 133MHz。

    已使用 vcc=1.0V Cyclone IV E I8L 裝置的設計 使用全速率 DDR2 SDRAM 在 150MHz (之前的頻率速率規格) 在 Quartus II 軟體版本 10.0SP1 和 只要您準確填充,日後應該會繼續運作 MegaWi insightd 中的主機板設定面板,您可正確輸入 在 Pin Planner 中代表系統的主機板追蹤模型。

    此問題無法解決。

    相關產品

    本文章適用於 1 產品

    Cyclone® IV FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。