文章 ID: 000074346 內容類型: 疑難排解 最近查看日期: 2015 年 03 月 25 日

為什麼使用 VHDL 時，RapidIO II Megacore 的模擬失敗？

環境

    Intel® Quartus® II 訂閱版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 由於 Quartus® II 軟體的問題，使用 VHDL 產生模擬模型時，RapidIO II Megacore 的模擬將會失敗。
解決方法

您必須使用 Verilog 模擬模型。

此問題排定在未來版本的 Quartus II 軟體中修復。

相關產品

本文章適用於 1 產品

Intel® 可程式裝置

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。