描述
當您在 Stratix® V 裝置的一端放置超過四組 40G BaseKR IP 時，您可能會收到下列錯誤訊息：
錯誤 （175001）：無法放置分數 PLL
錯誤 （177012）：從分數 PLL 回饋輸出到分數 PLL 的路線會壅塞
這個錯誤是由於 fPLL 回饋頻率壅塞所導致，因為 fPLL 需要額外的路由資源來獲得參考頻率補償。
解決方法
若要解決此問題，您可以在 Quartus® II 設定檔案 （.qsf） 檔案中新增下列行，將 PLL 補償模式變更為「直接補償」模式。
set_instance_assignment───名稱 PLL_COMPENSATION_MODE DIRECT ||alt_e40_pma_sv_kr4：GEN_40BIT_PMA_SV。GEN_KR4_SV.pma|altera_pll_156M~FRACTIONAL_PLL
此問題排定在 Intel® Quartus® Prime Pro Edition 軟體的未來版本中修復