ALTLVDS_RX兆功能提供有限的下拉清單選擇，以在非 DPA 模式下設定頻率與資料關係。 參數 是「rx_in」與「rx_inclock」的相符是什麼。透過設定此參數，ALTLVDS_RX兆功能會計算序列資料的正確擷取階段。
相移值系根據rx_inclock期間，可能會因介面而異。 以下是常見的rx_inclock使用情境：
- 每字所有序列位（單一資料速率頻率）的一個rx_inclock期間
- 每個詞序列位的兩個rx_inclock期間（雙倍資料速率頻率）
- 每個欄位序數 （完整資料速率頻率） 均等的rx_inclock期間
超級功能中可用的相移選擇會將擷取頻率設定為序列資料中的不同位置。這是根據每個詞的序號數 （去線化因素） 的rx_inclock週期數。 您在單一資料位期間內指定相移的能力取決於收到的每一個序列詞會發生多少個rx_inclock期間。
例如，請考慮具有下列參數的介面：
- 資料速率 = 800 Mbps
- 脫鹽化規格 = 8
- rx_inclock = 100 MHz
在此案例中，接收的所有 8 個序列位有一個rx_inclock期間。 因此，您選擇在 ALTLVDS_RX兆功能 （0、45、90 度等） 中以 45 度遞增的每一個設定，都會在序列詞中將擷取階段設在不同的位位置。 此設定不會在位期間內變更相位擷取位置。 這些選擇中的每一個都會在介面的平行端產生不同的詞對齊。
請考慮具有下列參數的第二個範例：
- 資料速率 = 800 Mbps
- 脫鹽化規格 = 8
- rx_inclock = 800 MHz
在這種情況下，每個序列位期間有一個rx_inclock期間。 您選擇的每一個設定都會在單一位週期內變更擷取階段。
在某些情況下，您想要將擷取階段設定為無法使用ALTLVDS_RX兆功能下拉清單選擇的「 rx_in」與「rx_inclock」參數相符的位置 。
擷取相位置的總可能數量取決於介面的去工具化規格。 每個序列位期間，快速頻率提供 8 個階段。 快速頻率以序列位速率運作。
可能的擷取階段總數等於 8 * 去鹽化規格。
在上述範例中，去鹽化規格為 8，因此總共有 64 個可用的相位，可在序詞的所有 8 位設定擷取頻率。您可以選擇將擷取階段設在單一位位置、不同位的位置，或是修改ALTLVDS_RX變異檔案的兩者組合。
法定階段值必須以遞增方式遞增，相當於將快速頻率期間除以 8。每個 8 相移遞增等於一個位期間。 使用上述範例 1 的參數，如果您想要指定rx_inclock的上升邊緣要以 8 位字的第三個序列位為中心對齊，則您總共需要 20 相移增量（前兩個位週期各有 8 相增，加上中樞對齊上升邊緣在第三位期間的 4 相增量）。
此範例中的快速頻率運作速度為 800 MHz，與資料速率相同。 快速頻率期間為 1.25 ns，每階段換班遞增 156.25 ps。 此範例中描述輸入頻率與資料關係的總需要相移為 20 * 156.25 ps = 3.125 ns。
計算所需的相移值後，請將其輸入ALTLVDS_RX變異檔案中。 開啟檔案並找到下列參數：
針對 Verilog： ALTLVDS_RX_component.inclock_phase_shift
VHDL： inclock_phase_shift
輸入您計算的值，單位為 picoseconds。
注意：序列資料最重要的位 （MSB） 可能不是 ALTLVDS_RX 兆功能rx_out埠上去硬化平行資料的 MSB。 您必須使用 bitslip 電路在平行側設定欄位邊界。
如需詳細資訊，請參閱 LVDS SERDES 傳輸器/接收器 （ALTLVDS_TX 與 ALTLVDS_RX） 超級功能使用者指南（PDF） 的 Word Boundaries 區段。