文章 ID: 000075032 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

如果您在 Stratix V 裝置中僅由一個頻率輸入針腳喂送多重主機（用於分享 PLL/DLL 的主機）外部記憶體介面控制器核心，就會出現此錯誤。

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果您在 Stratix V 裝置中僅由一個頻率輸入針腳喂送多重主機（用於分享 PLL/DLL 的主機）外部記憶體介面控制器核心，就會出現此錯誤。 每個主介面必須由各自獨立的 PLL 驅動，因為每個 PLL 只能驅動一個實體層頻率樹。如果您嘗試透過一個頻率輸入輸入所有介面的 PLL，Fitter 會嘗試僅使用一個 PLL，並提供上面指定的錯誤。

     

    為了避免此錯誤，請確保為每個主介面提供一個獨立的輸入頻率，讓配接器針對每個主介面使用獨立的 PLL，而不會嘗試為所有主控制器僅使用一個 PLL。

     

    錯誤混亂：

     

    錯誤：無法放置PHY_CLKBUF {instance_name\：{instance_name\_inst|{instance_name\_0002：{instance_name\_inst|{instance_name\_p0：p0|{instance_name\_p0_controller_phy：controller_phy_inst|{instance_name\_p0_memphy_top：memphy_top_inst|uphy_clkbuf_memphyError：佔用PHY_CLKBUF位置

     

    相關產品

    本文章適用於 4 產品

    Stratix® V E FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。