文章 ID: 000075375 內容類型: 疑難排解 最近查看日期: 2017 年 03 月 22 日

為什麼低延遲 40G 和 100Gbps 乙太網路 MAC 的暫停量化時間會比預期縮短？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 低延遲 40G 100G 乙太網路
  • 乙太網路
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    IEEE 標準 802.3 圖 31b-2 表示暫停計時器不應載入接收的量化值，直到發射器閒置為止。

    此規格方面並未在低延遲 40G 和 100Gbps 乙太網路 MAC 和 PHY Megacore® 功能流控制實作中實作。

    因此，如果載入暫停量化時 TX 沒有閒置，則所要求的暫停時間可能會比預期短。

    解決方法

    此問題目前尚未排定修復。

    相關產品

    本文章適用於 4 產品

    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。