文章 ID: 000075429 內容類型: 錯誤訊息 最近查看日期: 2013 年 05 月 20 日

錯誤（261003）：無法繼續建立的 JTAG 通訊。重新連接通訊纜線與裝置

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體 12.1 SP1 和更早版本的問題，在執行 SignalTap™ II 邏輯分析器時，您可能會看到這個錯誤。由於 JTAG TDO 路徑優化不正確，因此會出現此問題。此問題影響到以 V Stratix®、Arria® V 和 Cyclone® V 裝置為目標的設計。

    解決方法

    為了避免此問題，請適當限制 JTAG TDO 路徑並重新相容您的設計。若要正確限制 JTAG TDO 路徑，請將下列限制新增到您的 Synopsys Design Constraints （.sdc） 檔案中。

    if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] }
    { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }

    這個問題已經解決，從 Quartus II 軟體版本 13.0 開始，路徑受到適當限制。

    相關文章

    相關產品

    本文章適用於 15 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Arria® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。