為什麼在 Quartus II v15.0 的三速乙太網路 IP Core 中看到違反時間的情況？

環境

Quartus 版本

Intel® Quartus® II 訂閱版

版本已找到: 15.0

描述

由於 Quartus® II 軟體版本 15.0 中的問題，您可能會看到邊緣持有時間違規，尤其是在針對 V、Arria® 10、Cyclone® V 和 Stratix® V 裝置系列系列 Arria®的多通道三重速度乙太網路 IP Core 設計中。

解決方法

若要解決此問題，請新增以下 Synopsys Design Constraint 檔案（。Sdc）將 Fitter 限制放進您的專案 SDC 檔案中。
如果 { [字串等於「quartus_sta」$：：TimeQuestInfo （名稱ofexecutable）] { {

set_min_delay──從 [get_keepers {**]-到 [get_keepers {**]0.0ns

{ 其他 {

set_min_delay──從 [get_keepers {**]-到 [get_keepers {**]

}

*注意：如果持續違反規定，將「」從「0.1ns」提高到「0.2ns」。

請參閱《三速乙太網路 MegaCore 功能使用指南》中的「表格 2-2：建議的 Quartus II 針腳作業」以取得其他相關建議。

對於啟用 IEEE 1588v2 功能和目標Arria V 裝置系列的 TSE IP，除上述解決方法外，請套用下列修補程式：
請從下列連結下載適當的 Quartus® II 軟體版本 15.0 修補程式 0.14：

這排定在 Quartus II 軟體的未來版本中修復。

相關產品

本文章適用於 18 產品

Intel® Arria® 10 GX FPGA

Arria® V GX FPGA

Cyclone® V GT FPGA

Arria® V GT FPGA

Intel® Arria® 10 SX SoC FPGA

Arria® V GZ FPGA

Cyclone® V E FPGA

Intel® Arria® 10 GT FPGA

Cyclone® V GX FPGA

Arria® V ST SoC FPGA

Arria® V SX SoC FPGA

Cyclone® V SE SoC FPGA

Cyclone® V ST SoC FPGA

Cyclone® V SX SoC FPGA

Stratix® V E FPGA

Stratix® V GS FPGA

Stratix® V GT FPGA

Stratix® V GX FPGA

選擇您的語言