文章 ID: 000075536 內容類型: 疑難排解 最近查看日期: 2018 年 08 月 14 日

為什麼Intel® Arria® 10 PCIe* 硬 IP 將不正確 TLP（包括已張貼的 TLP 和未張貼的 TLP）視為可修正的錯誤，並設定可修正的錯誤收銀機？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Intel® Arria® 10 Cyclone® 10 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    根據 PCIe* 規格，當 PCIe* 實體層收到不正確 TLP（包括已張貼的和未張貼的 TLP）時，它應該會捨棄已核化的 TLP 並釋放為這些 TLP 分配的任何儲存裝置。由於Intel® Arria® 10 PCIe* 硬 IP 的問題，當收到不正確 TLP 時，它會視它們為可修正的錯誤，並設定可修正的錯誤記錄器。

    解決方法

    這個問題沒有解決方法。使用者應用程式應注意限制，並注意此情境。如果 Intel® Arria® 10 PCIe* 硬 IP 報告可修正的錯誤，如果這些錯誤是由無效封包所引起，則使用者應用程式可能會忽略這些錯誤。通常無效封包僅用於 PCIe* 交換器應用程式中。

    這個問題在未來的 Intel® Quartus® Prime 軟體版本中無法解決。

    相關產品

    本文章適用於 5 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 SX SoC FPGA
    Intel® Cyclone® 10 GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。