文章 ID: 000075542 內容類型: 疑難排解 最近查看日期: 2021 年 03 月 10 日

使用 PCIe Express* 的Intel® FPGA P-Tile Avalon®串流 IP 時，電源管理訊號pm_state_o[2：0] 的正確位定義是什麼？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Avalon-ST Intel® Stratix® 10 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    pm_state_o[2：0]訊號表示適用于 PCIe Express* 的 Intel® FPGA P-Tile Avalon®串流 IP 的目前電源狀態

    正確的定義如下：

    3'b000 = L0 或空閒

    3'b001 = L0s

    3'b010 = L1

    3'b011 = L2

    3'b100 = L3

    此資訊在 2020.12.14 和使用者指南的早期版本中是不正確的。

    解決方法

    此資訊已包含在 2021.02.18 版的 Intel® FPGA P-Tile Avalon® PCIe Express* 使用者指南檔中的串流 IP

    相關產品

    本文章適用於 2 產品

    Intel® Stratix® 10 DX FPGA
    Intel® Agilex™ 7 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。