文章 ID: 000075565 內容類型: 疑難排解 最近查看日期: 2018 年 01 月 29 日

為什麼 Intel® Arria® 10 和 Intel Cyclone® 10 PCI* Express Gen1 和 Gen2 PIPE PHY 無法正確連結列車？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Intel® Arria® 10 Cyclone® 10 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Intel® Quartus® Prime 版本 17.1 和早期收發器校正代碼的問題，Intel Arria® 10 和 Intel Cyclone® 為 Gen1 和 Gen2 配置的 10 PCIe* PIPE PHY 可能無法正確連結列車並到達 L0 狀態。

    解決方法

    此問題已從 prime v17.1.1 Intel Quartus開始修復。

     

    相關產品

    本文章適用於 4 產品

    Intel® Arria® 10 GX FPGA
    Intel® Cyclone® 10 FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 SX SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。