文章 ID: 000075583 內容類型: 疑難排解 最近查看日期: 2021 年 05 月 05 日

為什麼 HDMI Intel® FPGA來源 IP 會在熱插拔或重設操作後遇到間歇性 HDMI 2.1 Tx 連結訓練失敗？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • HDMI* Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於Intel® Quartus® Prime Pro 軟體版本 19.4 在使用Intel® Arria® 10 裝置時出現問題，以及使用 Intel® Stratix® 10 裝置時的 Intel® Quartus® Prime Pro 軟體版本 20.4，HDMI Intel® FPGA源 IP 核心可能會在熱插拔或重設操作後間歇性遇到 HDMI 2.1 Tx 連結訓練失敗。

    這個問題是由於 HDMI Intel® FPGA原始碼 IP 核心無法監控和清除目的地 HDMI Sink 接收器上的 HDMI 2.1 連結訓練 FLT_update 狀態標誌。

    解決方法

    此問題已從 Intel® Quartus® Prime Pro Edition 版本 21.1 軟體修復。

    相關產品

    本文章適用於 2 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。