文章 ID: 000075604 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼我的 UniPHY 外部記憶體介面工具組計時?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    DDR2 和 DDR3 SDRAM 設計會在核心無法讀取校準 VFIFO 階段時掛上外部記憶體介面 (EMIF) 除錯工具組。這是 Quartus® II 軟體版本 11.1 至 11.1SP2 的已知問題。除錯工具組最終會出現下列錯誤訊息:

    無法在允許的時間內從處理器回復!

    解決方法

    解決方法是增加系統主控台 Tcl 腳本中的超時數。以下是實施此解決方法的步驟:

    1)在下列目錄中開啟 nios_phy_111.tcl 檔案:

    \quartus\sopc_builder\system_console\\\emdb

    2) 搜尋可變MAX_PROC_LOOP,並將其變更為 4000,如下所示。此變數指定除錯工具組將等待從Nios序列器回音的秒數,然後再計時:

          # 我們透過睡眠迴圈等待處理器的最大時間

    可變MAX_PROC_LOOP 4000

    3) 重新開啟除錯工具組,並連接到 Stratix V 裝置。連接可能需要幾分鐘,但它應該會連接並告知您哪一階段的校準失敗。

    相關產品

    本文章適用於 8 產品

    Stratix® V FPGA
    Stratix® V E FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。