文章 ID: 000075616 內容類型: 錯誤訊息 最近查看日期: 2017 年 07 月 31 日

錯誤（13381）：Verilog HDL 錯誤在 alt_vip_cps_alg_core_packer.sv（169）：零件選擇有負或零大小，但必須使用一個或多個位

環境

    Intel® Quartus® Prime Pro Edition 軟體
    DSP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

重大問題

描述

由於Arria® 10 色平面序列器 II IP 核心的問題，在 Quartus® Prime Pro 軟體版本 16.1 中，使用平行使用超過一個圖元的參數計算 IP 時，您可能會看到上述錯誤。

解決方法

這個問題已經從 Quartus Prime Pro 軟體的軟體版本 16.1.1 開始修復。

相關產品

本文章適用於 1 產品

Intel® Arria® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。