描述
由於 Intel® Quartus® Prime Pro Edition Software 版本 21.1 中所產生的 intel Interlaken （第 2 代） Intel FPGA IP設計範例的問題，mgmt_clk訊號具有虛擬針腳分配，使得收發器工具組無法被分配到裝置針腳。
解決方法
若要解決此問題，請開啟 Intel Interlaken （第 2 代） 的 Quartus 設定檔案 （.qsf），以Intel FPGA IP設計範例，並以分配到 PCB 上的 100MHz 頻率訊號取代下列虛擬針腳作業。
替換 此 作業。
set_instance_assignment───VIRTUAL_PIN 開啟名稱到mgmt_clk
產生 Intel Interlaken （第 2 代） 以進行Intel FPGA IP設計範例時，您也應確保勾選「啟用 Native PHY 除錯主端點 （NPDME）」選項。
此問題從 Intel® Quartus® Prime Pro/Standard Edition Software 版本 21.3 開始修復。