文章 ID: 000075653 內容類型: 錯誤訊息 最近查看日期: 2014 年 09 月 12 日

錯誤：PLL 輸出計數器參數「output_clock_frequency」設定為非法值 <clock frequency=""> 在節點 gpll~PLL_OUTPUT_COUNTER</clock>

環境

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    當在Altera相鎖迴圈 （Altera PLL） IP Core MegaCore® 中選擇的 裝置速度等級 不符合目標Stratix® V、Arria® V 或 Cyclone® V 裝置的速度等級時，您可能會在 Quartus® II 軟體中出現此錯誤。

    解決方法 確保在 Altera PLL IP Core MegaCore 中選擇的 裝置速度等級 與目標裝置的速度等級相符。

    相關產品

    本文章適用於 18 產品

    Arria® V GZ FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V FPGA 與 SoC FPGA
    Arria® V GT FPGA
    Arria® V SX SoC FPGA
    Cyclone® V FPGA 與 SoC FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。