描述
如果 DDR2 （3） SDRAM 控制器在 Qsys 中實作 UniPHY，則設定不會使用 2 Avalon® 資料匯流排，主介面和 DDR2 （3） 控制器上的從屬介面之間只能連接一個介面。如果您將 2 位高手連接到 DDR2 （3） SDRAM 控制器，您將會看到上述訊息。
如果需要多重連線至 DDR2 （3） 控制器上的Avalon從屬介面，請將主機的寫入和讀取資料訊號的大小提升至 2 的更大功率，並在主連線和 DDR2 （3） 控制器上的從屬介面之間執行簡單的匯流排墊片 （自訂群組件）。墊片只會傳遞所有訊號，除了寫入和讀取資料。
若為寫入資料，墊片只會傳遞所需的資料位數。例如，如果所需的記憶體介面為 72 位，則半速率控制器資料寬度為 288。主機會將資料匯流排四捨五入至 512，然後用 224 '0 's 填入寫入資料，而墊片則只是通過所需的 288 位。
--透過墊片主介面將所需的資料位傳送至 DDR
avm_m0_writedata
若為讀取資料，墊片會以「0」補上前 288 位。
--建立墊片恒定
持續PAD_DATA：std_logic_vector（287 下至 0）：= （其他 =>'0'）;
--透過墊片的從屬介面傳送讀取資料給主機
avs_s0_readdata