若要解決這個問題,請使用支援的 ModelSim 軟體版本進行編譯。
或者,針對 Verilog HDL 模擬, 請編輯檔案/eda/sim_lib/altera_lnsim.sv。新增 automatic
至第 1150 行與 10397 行
line 1158:
automatic integer mega = 1000000;
line 10397:
automatic real factor = 10**9;
針對 VHDL 模擬,請按下列命令抑制錯誤訊息:
vlog -sv -suppress 2244 altera_lnsim_for_vhdl.sv