文章 ID: 000075844 內容類型: 疑難排解 最近查看日期: 2013 年 12 月 31 日

為什麼我的Stratix IV GX/GT 系統在使用動態重新配置以在 PCIe 模式和任何其他收發器模式之間變更時，會出現接收位錯誤？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如需有關您Stratix® IV 系統為何會出現接收位錯誤，使用動態重新配置在 PCIe 模式與任何其他收發器模式之間變更的資訊，請參閱 Stratix IV GX Errata Sheet （PDF） 和 Stratix IV GT Errata Sheet （PDF）。

若要解決問題，請在完成動態重新配置後，套用下面描述的重設序列解決方案，並在圖 1 中的波形中說明。套用重設序列可確保每個收發器初始化正確。

圖 1。重設序列波形


Figure 1. Reset Sequence Waveform

 

    維護訊 rx_analogreset 號與 rx_digitalreset 訊號。

    1. 訊 rx_freqlocked[0..n-1] 號會變低，表示收發器已鎖定參考頻率（鎖定參考）。
    2. rx_analogreset破壞訊號。在分離 rx_analogreset 訊號之前，請確保接收器輸入存在資料。
    3. 訊 rx_freqlocked[0..n-1] 號會高高在上，表示收發器已鎖定資料。
    4. 最後一個 rx_freqlocked 訊號高開後，大約 4 μs （tLTD_Auto）會破壞 rx_digitalreset 訊號。

      相關文章

      相關產品

      本文章適用於 2 產品

      Stratix® IV GT FPGA
      Stratix® IV GX FPGA

      需要更多協助嗎？

      聯絡支援部門

      免責聲明

      1

      所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

      這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。