文章 ID: 000075931 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼在兆ALTTEMP_SENSE功能上看到最低脈衝寬違規?

環境

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果您使用 PLL 將輸入頻率頻率導入至 ALTTEMP_SENSE 兆功能,則 Quartus® II 軟體可能會看到此錯誤。

    適用于內部溫度感應器的輸入頻率必須小於或等於 1.0MHz。ALTTEMP_SENSE兆功能提供分頻率器,以減少您的輸入頻率以滿足此需求。如需詳細資訊,請參閱 溫度感應器 (ALTTEMP_SENSE) 兆功能使用指南 (PDF)。

    PLL 的四捨五入性質會乘以並分割參數,可能導致實際輸出頻率不精確。如果不使用頻率分隔器,產生的頻率頻率可能會高於所需的 1.0MHz。如果使用頻率分隔器,結果的頻率頻率可能高於 40.0MHz 或 80.0MHz,視頻率分隔器使用的設定而定。

    解決方法

    為了避免此警告,請修改 PLL 參數,以使四捨五入輸出頻率小於或等於 1.0MHz(如果不使用頻率分隔器)。如果使用頻率分隔器,請修改 PLL 參數,使圓圓輸出頻率小於或等於 40.0MHz 或 80.0MHz,視頻率分隔器使用的設定而定。

    相關產品

    本文章適用於 11 產品

    Arria® V ST SoC FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Stratix® V GT FPGA
    Arria® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA
    Stratix® V GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。