文章 ID: 000076203 內容類型: 產品資訊與文件 最近查看日期: 2013 年 12 月 10 日

如何計算搭載 DDR3 UniPHY 的控制器的 ECC？

環境

  • Intel® Quartus® II 軟體
  • 搭載 UniPHY Intel® FPGA IP 的 DDR3 SDRAM 控制器
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如何計算搭載 DDR3 UniPHY 的控制器的 ECC？

    解決方法

    基於 UniPHY 的記憶體控制器的改錯碼 （ECC） 計算基於漢明編碼方案。漢明編碼方案派生同位檢查位元並將其附加到原始資料中以產生輸出碼字。附加的同位檢查位元數取決於資料的寬度。

    有關更多資訊，請參閱 《整數算術 Megafunction 使用者指南》中的 ALTECC_ENCODER 和 ALTECC_DECODER megafunction。

    相關產品

    本文章適用於 16 產品

    Arria® V GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Cyclone® V SE SoC FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® V GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Cyclone® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。