文章 ID: 000076247 內容類型: 產品資訊與文件 最近查看日期: 2021 年 05 月 05 日

如何在 SDI II Intel® FPGA IP設計範例測試台中設定不同的視訊模式？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 testbench tb_top.v 的預設情況下，TEST_RECONFIG_SEQ設定為「一半」。視訊模式將以 12GA->6GB->3GA->HS-->SD 的序列重新設定。

    這顯示了重新配置的絕佳範例，但提供太短的時間來詳細說明模式傳輸視訊資料模式。

     

     

    解決方法

    修改TEST_RECONFIG_SEQ參數，在模擬中設定不同的視訊模式。

    例如，將其變更為「12GA」以執行 12G 視訊位元流的模擬。

    此參數支援多個選項，「完整」、「半」、「12GA」。等。

    如需詳細的參數值，請參閱 tb_tasks.v。

    相關產品

    本文章適用於 3 產品

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。