文章 ID: 000076304 內容類型: 疑難排解 最近查看日期: 2013 年 02 月 11 日

LPDDR2 硬記憶體控制器在 300MHz 和 333MHz Cyclone V 裝置上的硬體故障

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    此問題影響到 LPDDR2 產品。

    以 300 MHz 或 333 MHz Cyclone V 裝置為目標的 LPDDR2 設計 由於硬記憶體控制器位設定，硬體將會故障 SRAM 物件檔案 （.sof） 中不匹配。

    解決方法

    此問題的解決方法是執行 LPDDR2 設計與 200 MHz 或 267 MHz 的 Cyclone V 裝置上的硬記憶體控制器 而不是在 300 MHz 或 333 MHz。如果您使用的是 LPDDR2-S4 記憶體裝置，將 tCCD 值從 1 變更為 2。

    此問題已在版本 12.1 SP1 DP1 中修正。

    相關產品

    本文章適用於 1 產品

    Cyclone® V FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。