文章 ID: 000076314 內容類型: 錯誤訊息 最近查看日期: 2020 年 10 月 21 日

錯誤 （14566）：由於與現有限制 （x IOPLL（ s） 的衝突，介面卡無法放置 x 周邊元件。

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於三倍速度乙太網路Intel® FPGA IP限制使用選項「LVDS」作為「收發器類型」，因此無法合併 IOPLL。

    當您針對 Intel® Arria® 10、Intel® Cyclone® 10 GX 或Intel® Stratix® 10 L-Tile/H-Tile 裝置，在單一 I/O 銀行中啟動多個三速乙太網路Intel® FPGA IP，並在單一 I/O 銀行中出現此錯誤，Intel® Quartus® Prime 軟體會出現此錯誤。

     

     

    解決方法

    為了避免此錯誤，請按照以下步驟操作：

    1. 以 「無」選項為「收發器類型」，產生 三倍速度乙太網路Intel® FPGA IP 。
    2. 透過多個通道產生 LVDS SERDES Intel® FPGA IP。
    3. 以手動方式連接兩個 IP。

     

    相關產品

    本文章適用於 3 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA
    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。