文章 ID: 000076316 內容類型: 疑難排解 最近查看日期: 2017 年 05 月 23 日

為何未針對 Intel 低延遲 40 和 100 Gbps 乙太網路 IP 核心主張的PHY_RXPCS_STATUS註冊機 （偏移0x326） 的rx_pcs_ready訊號和位 [0]？

環境

    低延遲 40G 100G 乙太網路
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Intel® Low Latency 40 和 100-Gbps 乙太網路 IP 核心的問題，rx_pcs_ready與位 [0] 的PHY_RXPCS_STATUS註冊器將無法在連結訓練期間維護，如果設定了PHY_SCLR_FRAME_ERROR註冊器位 [0] （偏移0x324）。

解決方法

只有在讀取PHY_FRAME_ERROR收銀機（偏移0x323）時，才應設定PHY_SCLR_FRAME_ERROR註冊器的位[0]。讀取PHY_FRAME_ERROR收銀機 （偏移0x323） 後，應儘快取消維護。

這並非排定在未來任何 Quartus® Prime 軟體版本中。

相關產品

本文章適用於 4 產品

Intel® Arria® 10 FPGA 與 SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。