文章 ID: 000076422 內容類型: 錯誤訊息 最近查看日期: 2020 年 05 月 20 日

錯誤：auk_dspip_roundsat_hpfir.vhd （103） 的 VHDL 錯誤：「4294967295」值超出目標限制範圍（2147483848 2147483647）

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • FIR II Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 19.2 中出現問題，在四捨五入模式下，FIR II Intel® FPGA IP的輸出寬度大於或等於 32 位時，可以看到上述錯誤。

    解決方法

    若要在現有軟體中解決此錯誤，請將 IP 參數「輸出 LSB 四舍五入」設定為「截斷」，或仍使用「四捨五入」，但請確保輸出寬度小於 32 位。

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 20.1 開始修復。

    相關產品

    本文章適用於 4 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA
    Intel® Cyclone® 10 FPGA
    Intel® Agilex™ 7 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。