文章 ID: 000076484 內容類型: 疑難排解 最近查看日期: 2019 年 03 月 06 日

當我嘗試將編碼器輸出直接連接到 LDPC Intel® FPGA IP核心的解碼器輸入時，為什麼埠寬度不匹配？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Intel® FPGA IP 低密度奇偶檢查（LDPC）IP-LDPC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    LDPC Intel® FPGA IP核心編碼器的輸出無法直接連接到 LPDC Intel FPGA IP核心解碼器的輸入。編碼器的輸出資料需要先進行記錄可能性比率 （LLR） 和軟位轉換，才能輸入解碼器。您必須使用軟邏輯建立轉換邏輯。

    解決方法

    不需要任何解決方法。

    相關產品

    本文章適用於 10 產品

    Cyclone® IV FPGA
    Cyclone® V FPGA 與 SoC FPGA
    Intel® MAX® 10 FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA
    Stratix® V FPGA
    Stratix® IV FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Cyclone® 10 FPGA
    Arria® V FPGA 與 SoC FPGA
    Arria® II FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。